



T.C.
KONYA TEKNİK ÜNİVERSİTESİ
LİSANSÜSTÜ EĞİTİM ENSTİTÜSÜ



ŞEBEKE BAĞLANTILI FV EVİRİCİLER İÇİN
YÜKSEK GERİLİM KAZANÇLI ÇOK
KATMANLI DEĞİŞTİRİLMİŞ Y-KAYNAKLI
DA-DA DÖNÜŞTÜRÜCÜSÜNÜN TASARIMI
VE ANALİZİ

Hasan Basri ALTINTAŞ

DOKTORA TEZİ

Elektrik- Elektronik Mühendisliği Anabilim Dalı

Temmuz-2024
KONYA
Her Hakkı Saklıdır

TEZ KABUL VE ONAYI

Hasan Basri ALTINTAŞ tarafından hazırlanan “ŞEBEKE BAĞLANTILI FV EVİRİCİLER İÇİN YÜKSEK GERİLİM KAZANÇLI ÇOK KATMANLI DEĞİŞTİRİLMİŞ Y-KAYNAKLI DA-DA DÖNÜŞTÜRÜCÜSÜNÜN TASARIMI VE ANALİZİ” adlı tez çalışması 01/07/2024 tarihinde aşağıdaki jüri tarafından oy birliği ile Konya Teknik Üniversitesi Lisansüstü Eğitim Enstitüsü Elektrik-Elektronik Mühendisliği Anabilim Dalı’nda DOKTORA TEZİ olarak kabul edilmiştir.

Jüri Üyeleri

İmza

Başkan

Prof. Dr. Mehmet ÇUNKAŞ
(Selçuk Üniversitesi)

.....

Danışman

Prof. Dr. Ahmet Afşin KULAKSIZ
(Konya Teknik Üniversitesi)

.....

Üye

Prof. Dr. Ömer AYDOĞDU
(Konya Teknik Üniversitesi)

.....

Üye

Dr. Öğr. Üyesi Emre Hasan DURSUN
(Konya Teknik Üniversitesi)

.....

Üye

Dr. Öğr. Üyesi Mustafa Sacid ENDİZ
(Necmettin Erbakan Üniversitesi)

.....

Yukarıdaki sonucu onaylarım.

Prof. Dr. Mevlüt UYAN
Enstitü Müdürü

Bu tez çalışması TÜBİTAK tarafından 1059B142100476 nolu proje ile desteklenmiştir.

TEZ BİLDİRİMİ

Bu tezdeki bütün bilgilerin etik davranış ve akademik kurallar çerçevesinde elde edildiğini ve tez yazım kurallarına uygun olarak hazırlanan bu çalışmada bana ait olmayan her türlü ifade ve bilginin kaynağına eksiksiz atıf yapıldığını bildiririm.

DECLARATION PAGE

I hereby declare that all information in this document has been obtained and presented in accordance with academic rules and ethical conduct. I also declare that, as required by these rules and conduct, I have fully cited and referenced all material and results that are not original to this work.

Hasan Basri ALTINTAŞ

Tarih: 01/07/2024

ÖZET

DOKTORA TEZİ

ŞEBEKE BAĞLANTILI FV EVİRİCİLER İÇİN YÜKSEK GERİLİM KAZANÇLI ÇOK KATMANLI DEĞİŞTİRİLMİŞ Y-KAYNAKLI DA-DA DÖNÜŞTÜRÜCÜSÜNÜN TASARIMI VE ANALİZİ

Hasan Basri ALTINTAŞ

**Konya Teknik Üniversitesi
Lisansüstü Eğitim Enstitüsü
Elektrik- Elektronik Mühendisliği Anabilim Dalı**

Danışman: Prof. Dr. Ahmet Afşin KULAKSIZ

2024, 99 Sayfa

Jüri

**Prof. Dr. Ahmet Afşin KULAKSIZ
Prof. Dr. Mehmet ÇUNKAŞ
Prof. Dr. Ömer AYDOĞDU
Dr. Öğr. Üyesi Emre Hasan DURSUN
Dr. Öğr. Üyesi Mustafa Sacid ENDİZ**

Son yıllarda yenilenebilir enerji santrallerinin dünya üzerindeki toplam kurulu güç kapasitesi gün geçtikçe artmaktadır. Fotovoltaik (FV) santraller ise yenilenebilir enerji teknolojileri içerisinde hızlı bir şekilde yükselişe geçmiştir. Bu teknolojinin yaygınlaşmasında FV hücrelerdeki gelişmelerin yanı sıra güç elektroniği dönüştürücülerindeki gelişmelerin de büyük katkısı bulunmaktadır. Özellikle evsel uygulamalarda diğer evirici çeşitlerinden ziyade yüksek verimlilikte maksimum güç noktası takibi (MPPT) yeteneğinden dolayı mikro eviricilere ilgi oldukça artmaktadır. Fakat düşük giriş gerilimli FV modüldeki enerjinin şebekeye ya da yüke aktarılması için gerilim yükseltici dönüştürücülere ihtiyaç duyulur. Geleneksel gerilim yükseltici dönüştürücülerin aksine, empedans kaynak ağına sahip DA-DA dönüştürücüler evirici girişi için gerekli gerilim yükseltme işlemini kolayca gerçekleştirebilir. Bu nedenle, empedans kaynaklı dönüştürücüler özellikle düşük gerilimli FV sistemler için giderek daha fazla dikkat çekmektedir.

Bu çalışmada, iki aşamalı şebeke bağlantılı FV eviricinin birinci aşaması için çok katmanlı değiştirilmiş Y (çk d-Y) kaynaklı DA-DA dönüştürücü topolojisi geliştirilmiştir. Bu topolojinin tasarım aşamaları detaylı bir şekilde gerçekleştirildikten sonra şebeke bağlantılı ev tipi FV uygulamalar için önerilen bu topolojinin uygunluğu test edilmiştir. Önerilen bu topolojideki çok katmanlı yapı sayesinde diğer geleneksel yüksek gerilim kazançlı Y kaynaklı topolojilere kıyasla anahtarlama elemanları üzerinde daha düşük gerilim ve akım stresi meydana geldiği için daha düşük güç oranına sahip anahtarlama elemanları ve daha düşük hacimli devre bileşenleri seçilmiştir. Ayrıca giriş akım dalgalılığı ve bütün

devre bileşenleri üzerindeki akım stresi azaltılmıştır. Önerilen çok d-Y kaynaklı DA-DA dönüştürücü, H köprü eviricinin gerilim yükseltme katmanında kullanılmıştır. Değişen güneş ışınlamı ve hücre sıcaklığı koşulları altında önerilen topolojinin dinamik performansı test edilmiş ve stabil güç üretiminin gerçekleştirildiği kanıtlanmıştır. Sistemin güneş verimliliği değiştirme ve gözlemleme (P&O) MPPT algoritması kullanılarak artırılmıştır. Şebekede aktif güç kontrolünün gerçekleştirilmesi için dış döngü DC link kontrolü ve iç döngü oransal rezonant (PR) akım kontrolü kullanılmıştır. Ayrıca şebekeye enjekte edilen akımdaki harmonik bileşenleri bastırmak için seçici harmonik kompanzatör (HC) kullanılmıştır. Elde edilen sonuçlara göre önerilen çok-d Y kaynaklı iki aşamalı FV eviricinin çevresel koşulların ani değişiklikleri sırasında bile %5'in altında düşük toplam harmonik bozuluma (THD) sahip bir şekilde şebekeye aktif güç transferi yapmıştır. Sonuç olarak, önerilen iki aşamalı çok-d Y kaynaklı FV eviricinin, FV giriş geriliminin geniş bir aralıkta değiştiği fotovoltaik mikro evirici uygulamaları için iyi bir seçenek olabileceği görülmüştür.

Anahtar Kelimeler: Çok katmanlı değiştirilmiş Y kaynak evirici, DA-AA dönüştürücü, Empedans kaynaklı dönüştürücü, Fotovoltaik sistemler, Mikro evirici.

ABSTRACT

PhD THESIS

DESIGN AND ANALYSIS OF A HIGH STEP-UP INTERLEAVED MODIFIED Y-SOURCE DC-DC CONVERTER FOR GRID-CONNECTED PV INVERTERS

Hasan Basri ALTINTAŞ

**Konya Technical University
Institute of Graduate Studies
Department of Electrical and Electronics Engineering**

Advisor: Prof. Dr. Ahmet Afşin KULAKSIZ

2024, 99 Pages

Jury

**Prof. Dr. Ahmet Afşin KULAKSIZ
Prof. Dr. Mehmet ÇUNKAŞ
Prof. Dr. Ömer AYDOĞDU
Asst. Prof. Dr. Emre Hasan DURSUN
Asst. Prof. Dr. Mustafa Sacid ENDİZ**

In recent years, the total installed power capacity of renewable energy plants worldwide has been steadily increasing. Photovoltaic (PV) plants, in particular, have been rapidly rising within renewable energy technologies. The widespread adoption of this technology can be attributed to advancements in PV cells as well as significant developments in power electronics converters. Especially for residential applications, there has been a growing interest in micro-inverters due to their high-efficiency maximum power point tracking (MPPT) capability compared to other types of inverters. However, to transfer energy from a low-voltage PV module to the grid or a load, high step up DC-DC converters are required. Unlike conventional high step up DC-DC converters, impedance-source DC-DC converters can easily perform the necessary voltage step-up operation for the inverter input. Therefore, impedance-source converters are attracting increasing attention, especially for low-voltage PV systems.

In this study, an interleaved modified Y-Source (i m-Y) DC-DC converter topology was developed for the first stage of a two-stage grid-connected PV inverter. After thoroughly detailing the design phases of this topology, its suitability for grid-connected residential PV applications was tested. Due to the interleaved structure in the proposed topology, lower voltage and current stress on the switching elements compared to other conventional high-voltage gain Y-source topologies allowed for the selection of lower-rated switching elements and smaller volume circuit components. Additionally, input current ripple and current stress on all circuit components were reduced. The proposed i m-Y source DC-DC converter was used in the voltage boosting stage of the H-bridge inverter. The dynamic performance of the proposed topology was tested under varying solar irradiance and ambient temperature

conditions, and stable power production was demonstrated. The solar efficiency of the system was improved using the perturb and observe (P&O) MPPT algorithm. Outer loop DC link voltage control and internal loop proportional resonant current (PR) control were employed to achieve active power control on the grid. Moreover, a selective harmonic compensator (HC) was used to suppress harmonic components in the injected grid current. According to the obtained results, the proposed two-stage i m-Y source PV inverter achieved active power transfer to the grid with a total harmonic distortion (THD) below 5% even during sudden changes in environmental conditions. Consequently, the proposed two-stage i m-Y Source PV inverter can be a good option for PV micro-inverter applications where the low PV input voltage varies over a wide range.

Keywords: Interleaved Modified Y-Source Inverter, DC-AC Converter, Impedance-source Converter, Photovoltaic Systems, Microinverter.



ÖNSÖZ

Fosil yakıt kökenli enerji kaynaklarının sonlu, kirli olmasından kaynaklı insan sağlığına ve çevreye zararlı olmasının yanı sıra enerji maliyetlerinin yüksek ve enerji güvenliği açısından riskli olduğu için yenilenebilir enerji kaynaklarına talep artmaktadır. Yenilenebilir enerji kaynakları arasında en hızlı yaygınlaşan teknolojilerden birisi fotovoltaik (FV) enerji kaynaklı sistemlerdir. FV yenilenebilir enerji kaynaklarının kullanımının yaygınlaşması için yüksek verimli düşük maliyetli FV modüllerin yanı sıra güç elektroniği dönüştürücülerinin geliştirilmesi gerekmektedir. Güç elektroniği dönüştürücü sisteminin geliştirilmesi için yeni bir topolojinin önerilmesi veya kontrol yöntemlerinde yenilikler yapılması gerekmektedir. Bu tezde FV eviricilerin gerilim yükseltme katmanı için çok katmanlı değiştirilmiş Y empedans kaynaklı dönüştürücüsü önerilerek bu topolojinin tasarımı gerçekleştirilmiş ve şebeke bağlantılı FV sistemler için uygunluğu test edilerek doğrulanmıştır.

Bu tezin hazırlanmasının her aşamasında titizlikle, nezaketle ve sabırla bana yol gösteren doktora danışmanım Prof. Dr. Ahmet Afşin KULAKSIZ'a çok teşekkür ederim.

Ayrıca tez izleme komitesi üyeleri Prof. Dr. Ömer AYDOĞDU'ya, Doç. Dr. Mümtaz MUTLUER'e bu süreçteki cömert ve faydalı önerileri için çok teşekkür ederim.

Bu tez sürecinde beni Danimarka Aalborg Üniversitesindeki çalışmalarım için yurt dışı 2214-A bursu ile destekleyen Türkiye Bilimsel ve Teknolojik Araştırma Kurumuna (TÜBİTAK) çok teşekkür ederim.

Bu günlere gelmemde büyük emekleri olan anneme ve babama, çalışmalarım esnasında hoşgörüsü ile sürekli yanımda olan eşime, doktora sürecimde aramıza katılan oğluma ve kızıma en içten teşekkürlerimi sunmak isterim.

Aalborg Üniversitesi'ndeki çalışmalarım sırasında profesyonelliği, nezaketi ve sabırlı rehberliği için Profesör Frede Blaabjerg'e ve çalışmalarımı geliştirmem için beni her zaman destekleyen Dr. Ariya Sangwongwanich'e teşekkür etmek isterim. Ayrıca güç elektroniği kontrolü, güvenilirliği ve sistem optimizasyonu grubundan Dr. Zhongting Tang ve Dr. Abderezak Lashab'a çalışmam sırasında verdikleri destekten dolayı teşekkür etmek isterim.

Hasan Basri ALTINTAŞ
KONYA-2024

İÇİNDEKİLER

ÖZET	iv
ABSTRACT.....	vi
ÖNSÖZ	viii
İÇİNDEKİLER	ix
SİMGELER VE KISALTMALAR	xi
1. GİRİŞ	1
1.1. Konunun tanımı	3
1.2. Tezin Amacı ve Önemi	6
1.3. Tezin Organizasyonu	9
2. KAYNAK ARAŞTIRMASI	10
2.1. Empedans Kaynak Ağı Topolojilerdeki Gelişmeler.....	10
3. FOTOVOLTAİK SİSTEMLER VE EVİRİCİLERİN TEMELLERİ	23
3.1. FV sistemler ve FV modül karakteristiği.....	23
3.2. Maksimum Güç Noktası Takibi.....	26
3.2.1. Değiştirme ve gözlemleme (P&O) algoritması.....	26
3.2.2. İletkenlik Farkı (IC) Algoritması	28
3.2.3. Açık devre gerilimi yöntemi	30
3.2.4. Kısa devre akımı yöntemi	30
3.3. FV Eviriciler	31
3.3.1. Mikro-eviriciler (MI)	32
3.3.2. Dizi Eviriciler	33
3.4. Şebeke Bağlantısı Standartları	35
3.5. Özet.....	36
4. ŞEBEKE BAĞLANTILI FV EVİRİCİLER İÇİN YÜKSEK GERİLİM KAZANÇLI ÇOK KATMANLI DEĞİŞTİRİLMİŞ Y KAYNAKLI DA-DA DÖNÜŞTÜRÜCÜ TASARIMI	38
4.1. ÇK-d Y kaynaklı DA-DA Dönüştürücünün Çalışma Prensibi	39
4.1.1. Aktif Devre Elemanları üzerindeki Gerilim Stresi	43
4.2. Çk-d Y Kaynaklı Dönüştürücünün Akım Stresi Analizi	44
4.2.1. Kapasitör hesabı.....	44
4.2.2. Giriş indüktansı ve manyetik kuplajlı indüktansın hesabı	49
4.2.3. LCL Çıkış Filtresinin Tasarımı	50
4.3. FV Sistem için çk-d Y Kaynaklı DA-DA Dönüştürücünün Pasif Devre Elemanlarını Belirlenmesi	54
4.4. Şebeke Bağlantılı çk-d Y Kaynaklı FV Eviricinin Kontrol Stratejisi.....	57
4.4.1. Maksimum Güç Noktası Takibi Tekniği	58

4.4.2.	Dış döngülü DC Link Gerilim Kontrolü.....	59
4.4.3.	İç Döngülü Şebeke Akımı Kontrolü	65
5.	ŞEBEKE BAĞLANTILI ÇK-D Y KAYNAKLI FV EVİRİCİNİN SİMÜLASYON MODELİ.....	72
5.1.	Geliştirilen çk-d Y Kaynaklı FV Evirici için Farlı Senaryo Çalışmaları.....	73
5.1.1.	Çk-d Y kaynaklı FV Eviricinin Kalıcı Durum Cevabı	76
5.1.2.	Çk-d Y kaynaklı FV Eviricinin Dinamik Cevabı	79
5.1.3.	Gerilim ve Akım Stresi Analizi	84
6.	SONUÇLAR VE ÖNERİLER.....	88
6.1.	Sonuçlar	88
6.2.	Öneriler	90
	KAYNAKLAR	92
	EKLER	97

SİMGELER VE KISALTMALAR

Simgeler

B	: Gerilim yükseltme kazancı
D, d_{st}	: Doluluk oranı ya da kısa devre doluluk oranı
e	: Hata
f	: Frekans (Hz)
f_b	: DA-DA dönüştürücü anahtarlama frekansı (kHz)
f_{inv}	: Evirici anahtarlama frekansı (kHz)
G	: Gerilim kazancı
I_{PV}	: FV akımı (A)
I_{PV}	: FV gerilimi (V)
I_{dc}	: DC link akımı (A)
I_g	: Şebeke akımı (A)
I_{SC}	: Kısa devre akımı (A)
I_{mpp}	: Maksimum güç noktası akımı (A)
I_{N1}, I_{N2}, I_{N3}	: N1, N2 ve N3 sargılarının ortalama akımı (A)
I_{Lm}	: Ortalama mıknatıslanma akımı (A)
K_p	: Oransal sabiti
K_i	: İntegral sabiti
K	: Sargı faktörü
N_1, N_2, N_3	: 1., 2. ve 3. sargı sarım sayısı
P_{AC}	: Aktif güç (W)
P_{mpp}	: Maksimum güç noktası gücü (W)
V_{dc}	: DC link gerilimi (V)
V_{OC}	: Boşta çalışma gerilimi (V)
V_{mpp}	: Maksimum güç noktası gerilimi (V)
V_{in}	: Giriş gerilimi (V)
$\hat{V}_{ac}$	: Evirici maksimum çıkış gerilimi (V)
$V_{Q1,2}$	: Anahtarlama elemanı üzerindeki gerilim stresi (V)
$V_{C2,4}$	: Kapasitör üzerindeki gerilim stresi (V)
$V_{d1,3}$	: Diyot üzerindeki gerilim stresi (V)
$V_{S_{inv}}$	: Evirici anahtarları üzerindeki gerilim stresi (V)
V_α	: Sabit eksen α bileşeni gerilimi (V)
V_β	: Sabit eksen β bileşeni gerilimi (V)
V_d	: Dönen eksen d bileşeni gerilimi (V)
V_q	: Dönen eksen q bileşeni gerilimi (V)
V_{dc}^*	: Referans DC link gerilimi (V)
V_g^{rms}	: RMS şebeke gerilimi (V)
T_s	: Anahtarlama periyodu (μs)
Q_{AC}	: Reaktif güç (W)
α	: Giriş akımı dalgalanma faktörü
ω	: Açısal hız (rad/sn)
ξ	: Sönüm oranı
ω_n	: Doğal frekans (rad/sn)
$\cos \delta$	: Güç faktörü

ΔV	: Gerilim dalgalılığı (V)
ΔI	: Akım dalgalılığı (A)
$\%h_3^{max}$	: 3. harmonik bileşen oranı

Kısaltmalar


AC, DC	: Alternatif akım, doğru akım
BCM	: Sınır iletim durumu
CCM	: Sürekli iletim durumu
DCM	: Kesintili iletim durumu
EMI	: Elektromanyetik girişim
FV	: Fotovoltaik
IGBT	: İzole kapılı bipolar transistör
INC	: İletkenlik farkı
HC	: Harmonik kompanzatör
MPP	: Maksimum güç noktası
MI	: Mikroevirici
MOSFET	: Metal oksit yarı iletken etkili transistör
MPPT	: Maksimum güç noktası izleyici
P&O	: Değiştirme ve gözlemlleme
PI	: Oransal integral
PWM	: Darbe genişlik modülasyonu
PR	: Oransal rezonant
PLL	: Faz kilitli döngü
THD	: Toplam harmonik bozulum

1. GİRİŞ

Bu bölümde doktora tezinin tanımı, amacı ve önemi sunulmaktadır. Ardından doktora tez çalışmasının organizasyonunun detayları sunulmuştur.

Dünyada en yaygın olarak kullanılan enerji kaynağı fosil yakıtlardır. Fakat bu kaynaklar kıttır ve önemli miktardaki sera gazı emisyonu salınımından kaynaklı olarak küresel ısınmaya neden olmaktadır. Bu kaynağın yerinden çıkartılması ve taşınması esnasında bile hava kirliliğine neden olmaktadır. Fosil yakıtlı enerji kaynaklarının sınırlı olması, çevre kirliliğine ve küresel ısınmaya neden olmasının yanı sıra her ülke enerji ithalatından kaynaklı ekonomik bağımsızlığını ve enerji güvenliğini sağlamak istemektedir. Dolayısıyla bütün dünyada alternatif enerji kaynaklarına yönelim gün geçtikçe artmaktadır. Bunun için son on yılda umut verici bir şekilde alternatif enerji kaynağı olarak yenilenebilir enerji kaynaklı teknolojiler geliştirilmektedir. Şekil 1.1’de yenilenebilir elektrik enerjisi kapasitesinin yıllara göre büyümesini gösteren grafik paylaşılmıştır. 2023 yılının sonunda üretilen elektrik enerjisinin %30.2’si yenilenebilir enerji kaynaklarından elde edilmiştir (IEA, 2024). Küresel kurulu güç kapasitesinin %43’ünü yenilenebilir enerji kaynakları oluşturarak 3900 GW’a ulaşmıştır. (IRENA, 2023). 2023 yılında bir önceki seneye göre 510 GW daha ilave yenilenebilir enerji kaynağı devreye alınmıştır. Bu ilave yenilenebilir enerji güç santrallerinin %73’ü ve %20’sini sırasıyla fotovoltaik (FV) ve rüzgar enerjisi oluşturmaktadır. Çünkü FV ve rüzgar enerji kaynaklarının kurulum maliyetleri fosil yakıtlı enerji kaynaklarına göre düşüktür ve gün geçtikçe düşmeye devam etmektedir. 2010 yılından beri konut tipi santrallerin kurulum maliyeti watt başına 2010 yılında 8.7\$’dan 2022 yılında 3.16\$’a düşmüştür (Ramasamy ve ark., 2022). Doğal olarak konut tipi FV santrallerinin de FV santral kurulumundaki bu kümülatif artışa büyük katkısı vardır. Ancak FV modüllerin ve yakıt hücrelerinin DC çıkış gerilimleri normalde düşüktür ve çevresel koşullara göre değişmektedir. FV güneş modüllerindeki enerji üretimi, güneş radyasyonu ve hücre sıcaklığına bağlıdır. Sonuç olarak FV modülden elde edilen düşük gerilimli enerji doğrudan şebekeye ya da yüke iletilemez. Şebeke/yük ile FV modül arasındaki bu sorunu çözmek için güç elektroniği dönüştürücülerine ve kontrol algoritmalarına ihtiyaç duyulur. Yenilenebilir enerji kaynağı ile şebeke/yük arasında kritik bağlantıyı sağlayan güç elektroniği dönüştürücüleri; kararlılık, güvenilirlik, verim, güç kalitesi, enerji kullanım kapasitesi gibi pek çok parametreyle bağlantılı olduğu için bütün sistemin performansını etkilemektedir. Dolayısıyla yüksek verimli, düşük maliyetli, güvenli ve

azaltılmış güç yoğunluğuna sahip yenilikçi güç elektroniği dönüştürücülerinin geliştirilmesi yenilenebilir enerji kaynaklarından sürdürülebilir enerji dönüşümü sağlanarak şebekeye ya da yüke aktarılması için kritiktir.



Şekil 1.1: Teknoloji bazında yenilenebilir enerji elektrik kapasitesindeki artışlar (IEA, 2024).

FV yenilenebilir enerji kaynaklarının kullanımının yaygınlaşması için yüksek verimli düşük maliyetli FV modüllerin yanı sıra güç elektroniği dönüştürücülerinin geliştirilmesi gerekmektedir. Güç elektroniği dönüştürücü sisteminin geliştirilmesi ya yeni bir topoloji ya da yenilikçi kontrol yöntemleri önerilerek gerçekleştirilir. FV sistemlerde ortam koşullarındaki değişimden dolayı FV modülde anlık maksimum güç noktası takibi (MPPT) gerçekleştirilmezse sistemin genel verimi düşecek ve özellikle sistemde kararsızlığa yol açacaktır. Dolayısıyla bu gücün anlık takibi MPPT kontrol algoritmaları vasıtasıyla gerçekleştirilir. Şebekeye bu gücün aktarılması için DC link gerilimi ve şebeke akımı kontrol yöntemlerinin kullanılması gereklidir. Dolayısıyla FV modülden şebekeye güç aktarılırken, güç kayıplarının azaltılması ve sistemin güvenilirliğinin artırılması için güç elektroniği dönüştürücü topolojilerinin geliştirilmesinin yanı sıra etkin kontrol yöntemleri kullanılarak bütün sistemin kararlı bölgede çalıştırılması gerekmektedir.

1.1. Konunun tanımı

Genel olarak konut tipi küçük güçlü FV uygulamalar için Şekil 1.2’de görüldüğü gibi üç tip şebeke bağlantılı mikro evirici mimarisi kullanılmaktadır. Bunlar; yüksek frekanslı tek aşamalı mikro eviriciler (Kummari ve ark., 2018), pseudo-DC-link (Gao ve ark., 2014) mikro eviriciler ve iki katmanlı DC-link (Z. Zhang ve ark., 2018) evirici yapılarıdır.


Şekil 1.2(a)’da yüksek frekanslı tek aşamalı mikro evirici gösterilmektedir. Burada FV modülden elde edilen doğru akım DA-AA dönüştürücü ile yüksek frekanslı AC akıma dönüştürülür. Daha sonra yüksek frekanslı AC akım, düşük frekanslı $i_g(t)$ şebeke akımına dönüştürülerek şebeke bağlantısı gerçekleştirilir.

Şekil 1.2(b)’deki pseudo-DC-Link mikro evirici de yüksek frekanslı DA-DA dönüştürücü aşamasında FV modülden elde edilen DC akım pseudo DC-linkte doğrultulmuş sinüzoidal akıma dönüştürülür. Pseudo DC-link gerilimi ise ayrıca dalgalıdır. Daha sonraki şebeke frekansında anahtarlama yapılarak çalıştırılan DA-AA dönüştürücüyle bu akımın periyodun yarısından sonraki pozitif alternansı açılarak düşük frekanslı $i_g(t)$ şebeke akımına dönüştürür ve şebeke bağlantısını gerçekleştirir.

Şekil 1.2(c)’deki DC-link (iki aşamalı) mikro eviricide DA-DA dönüştürücü ile DA-AA dönüştürücü arasında güç dekaplaj kapasitörünün yerleştirildiği DC link vardır. DC-link gerilimi, çift kat şebeke frekansı dalgalılığında sabit ortalama bir değerde tutulur. Her iki dönüştürücü de yüksek frekans anahtarlama ile çalıştırılır.

FV modülden elde edilen çıkış gücü sabitken şebekeye iletilen güç çift kat şebeke frekansında dalgalanır. Giriş ve çıkış bağlantı noktaları arasındaki anlık güç uyumsuzluğu ayrıştırılmalıdır. Bunun için aktif ya da pasif dekaplaj devreleri kullanılır. Yüksek frekanslı (tek aşamalı) ve pseudo-DC-Link mikro eviricide dekaplaj devreleri genellikle FV modüle paralel giriş tarafında kullanılır. FV mikro eviricilerde MPPT’nin gerçekleştirilmesi için FV gerilim dalgalanmasının sabit tutulması gerekir. Ayrıca çift hat şebeke frekansındaki dalgalanmada giriş tarafında elimine edildiği için giriş tarafında hantal elektrolitik kapasitörlere ihtiyaç duyulur. Bu durumda sistemin hacminden, maliyetinden ve güvenliğinden taviz verilir. Özellikle elektrolitik kapasitörlerin en önemli dezavantajı kısa ömürlerinin olmasıdır. Fakat DC-link (iki aşamalı) mikro eviricilerde DA-DA dönüştürücü ile DA-AA dönüştürücü arasındaki çift kat şebeke frekanslı dc link gerilim dalgalanması elimine etmek için DC-link kapasitörü


kullanılır (Yuan ve ark., 2019). Bu çift katlı frekans eliminasyonu yüksek gerilim bölgesinde yapıldığı için düşük kapasitans değerli yüksek güvenilirlikli elektrolitik olmayan kapasitörler kullanılabilir. DC-link (iki aşamalı) eviricide; DA-DA dönüştürücü aşaması, FV paneldeki düşük voltajlı gerilim yükseltilerek maksimum güç noktası takibi (MPPT) için kullanılırken, DA-AA evirici aşaması ise DC link gerilimini ve şebeke akımını düzenleyerek FV modülden elde edilen gücü şebekeye aktarmak için kullanılır.



Şekil 1.2: Şebeke bağlantılı FV mikro evirici yapıları: (a) Yüksek frekans (tek-aşamalı) mikro evirici, (b) pseudo-DC-Link mikro evirici, (c) DC-Link (iki-aşamalı) mikro evirici.

Alçak gerilimli FV modülün gücünü eviricinin yüksek gerilimli DC link noktasına aktarmak için yüksek gerilim kazançlı DA-DA dönüştürücü topolojilerine ihtiyaç duyulur. Bu gerilim kazanç oranı yaklaşık on veya daha fazla olmalıdır. Bir diğer önemli husus ise verimlilik ve EMI performansı açısından FV modül DC akımının kesintisiz olmasıdır (Altintas & Kulaksiz, 2023). Bu amaçla yüksek gerilim kazançlı geleneksel yükseltici dönüştürücüler (GYD) kullanılmıştır. Ancak devre elemanı sayısının fazla ve devre elemanları üzerindeki voltaj/akım stresinin yüksek olmasından dolayı yüksek güçlü uygulamalar için GYD'lerin verimliliği düşüktür. Ayrıca doluluk oranı çalışma aralığı bire yakın olup, yüksek gerilim oranına ihtiyaç duyulan durumlarda sınırlıdır.


Şekil 1.3'te tek aşamalı ve iki aşamalı empedans kaynaklı FV eviricilerin yapısı gösterilmiştir. Düşük doluluk oranlı yüksek gerilim kazancına sahip empedans kaynak ağına (EKA) sahip dönüştürücüler bu tarz uygulamalar için yoğun bir şekilde tartışılmaktadır. Özellikle iki aşamalı FV eviricilerin birinci aşamasında EKA tabanlı DA-DA dönüştürücüler geliştirilerek FV modüllerin gerilimini yükseltme-düşürme dönüşümünü rahatlıkla yapabildikleri için etkili çözümler sağlanabilir.



Şekil 1.3: FV eviricileri için (a) İki aşamalı empedans kaynak tabanlı dönüşüm çözüm önerisi. (b) tek aşamalı empedans kaynak tabanlı dönüşüm çözüm önerisi.

1.2. Tezin Amacı ve Önemi

Şekil 1.4'te FV modülden elde edilen enerjinin şebekeye entegre edilmesi için kullanılan güç elektroniği dönüştürücüsünün genel yapısı gösterilmiştir. Yapılan bu tez çalışmasında; şebeke bağlantılı konut tipi uygulamalardaki FV eviricinin gerilim yükseltme katmanını için çok katmanlı değiştirilmiş (çk-d) Y empedans kaynaklı DA-DA dönüştürücü topolojisi önerilmiştir. Ayrıca önerilen bu dönüştürücüsünün şebekeye güç entegrasyonu performansı da araştırılmıştır. Bu topolojide kullanılan çok katmanlı yapı sayesinde FV modül çıkış akımı iki hücre arasında paylaştırılmıştır. Böylece kullanılacak çk-d Y kaynaklı DA-DA dönüştürücüsünün giriş ve üç sargılı manyetik kuplajlı bobinlerde kullanılan bakır sargı kalınlığı ile güç anahtarı üzerindeki akım stresi azaltılmıştır.



Şekil 1.4: Şebeke bağlantılı FV evirici genel yapısı.


İndüktör tasarımında bobinde depolanan enerji, nüvenin pencere sargısı alanı (W_a) ve manyetik akı kesit alanı (A_c) çarpımıyla doğru orantılıdır (Hurley ve Wölflé, 2013). Bobinde depolanan enerji ise bobinden geçen akımın karesine ve indüktans değerinin çarpımının yarısına eşittir. Katmanlı yapı sayesinde bobinlerden geçen akım yarı yarıya düşürüldüğü için bobinde depolanan enerji azalmış, dolayısıyla bobin için gerekli nüve hacmi ve sargı kalınlığı azaltılmıştır. Aynı zamanda çk-d Y kaynaklı DA-DA dönüştürücüsünün her iki hücresinin anahtarlama elemanları 180° faz kaydırmalı PWM tekniği ile kontrol edildiği için FV çıkış akımı dalgalılığı ve çıkış gerilimi

dalgallığı azaltılmıştır. Bir diğer önemli husus ise diğer Y kaynaklı topolojilerin aksine gerilim yükseltme işlemi için gerekli güç anahtarları önerilen topolojide FV modüle paralel düşük gerilimli bölgede konumlandırıldığı için güç anahtarları üzerindeki gerilim stresi de azaltılmıştır. Sonuç olarak kullanılan çok katmanlı yapı sayesinde üretim süreçleri kolaylaştırılır ve daha düşük değerli akım sınıfında yarı iletkenlerin kullanımına olanak tanır, böylece yarı iletken termal yönetim yetenekleri de geliştirilir. Ayrıca topolojide yer alan pasif komponentlerin hacmi, boyutu ve ağırlığı azalmış olacaktır. Dahası endüktansların değerini azaltmak için daha yüksek anahtarlama frekanslarında topolojinin kontrol edilmesine olanak sağlar. FV uygulamalar için önerilen bu topoloji sayesinde giriş akımının kesintisiz olması ve dalgallığının azaltılması, sistemin MPPT ve elektromanyetik girişim (EMI) performansını iyileştirecektir.

Önerilen bu topolojinin çalışma prensibinden yola çıkılarak topolojinin bütün devre elemanlarının matematiksel denklemleri elde edilmiştir. Bu topolojinin en kötü ortam şartlarında dahi sürekli iletim durumunda (CCM) çalışması planlanmıştır. Bu koşula göre elde edilen matematiksel denklemlerden FV uygulamalar için önerilen χ -d Y kaynaklı dönüştürücünün aktif ve pasif bütün devre elemanları belirlenmiştir. Daha sonra farklı ortam koşulları (hücre sıcaklığı ve güneş radyasyonu) altında topolojinin CCM çalışma durumu doğrulanmıştır. FV modülden elde edilen gücün şebekeye aktarılması için FV evirici uygulaması için önerilen topolojinin yer aldığı bütün sistemin kararlı bölgede kontrol edilmesi gerekmektedir. Dolayısıyla kontrol yöntemlerinin kullanılması elzemdir. Şekil 1.5'te DC-link (iki aşamalı) şebeke bağlantılı χ -d Y tabanlı mikro eviricinin kontrol şeması gösterilmiştir. Şekil 1.5'te gösterilen kontrol şemasında FV modülden elde edilen enerjinin şebekeye aktarılması için gerekli kontrol aşamaları gösterilmektedir.

Herhangi ışık şiddeti ve sıcaklık değişimi durumunda anlık olarak FV modülün maksimum çalışma noktası (MPP) değişmektedir. Bu nokta anlık sürekli takip edilemezse sistem veriminin düşmesinin yanı sıra sistemde kararsız çalışmaya yol açacaktır. Dolayısıyla FV evirici uygulamaları için, hızla değişen atmosferik koşullara ve özellikle genel sistemin dinamik tepkisine dikkat edilmelidir (Çelik ve ark., 2022). Bu performans koşullarının MPPT kontrol yöntemleri ile aşılması büyük önem taşımaktadır. Geleneksel MPPT teknikleri arasında tepe tırmanma (HC) (Rezk ve Eltamaly, 2015), değiştirme ve gözlemlleme (P&O) (Kamala Devi ve ark., 2017) ve

artan iletkenlik (INC) (Shahid ve ark., 2018) en sık kullanılan yinelemeli teknikler olarak kabul edilmektedir.



Şekil 1.5: DC-linkli (iki aşamalı) şebeke bağlantılı çk-d Y tabanlı mikro eviricinin kontrol şeması

Değişken atmosferik koşullar altında FV modülden maksimum güç elde edebilmek amacıyla, FV uygulamaları için önerilen bu topolojide P&O MPPT kontrol algoritması kullanılmıştır. FV modülden elde edilen bu güç ilk aşamada önerilen topoloji üzerinden DC linke daha sonraki aşamada ise H-köprü evirici aracılığıyla şebekeye aktarılmıştır. Bu gücün hızlı bir şekilde şebekeye aktarılması için DA-DA ve DA-AA dönüştürücü arasındaki DC link kapasitör geriliminin 380 V'ta sabit tutulması gerekmektedir. FV modüle gelen ışınım ani olarak azaltıldığında FV modülün gerilimi de ani olarak azalacaktır. Bu durumda DC link gücünde ani sıçramalar meydana gelecektir. Dolayısıyla sistemin güvenilir çalışmasını garanti etmek için DC-link geriliminin düzenlenmesi hayati önem taşır (Blaabjerg ve ark., 2006). Bu nedenle DC-link gerilimini 380V'ta düzenlemek için PI tabanlı dış döngülü DC-link denetleyicisi tasarımı gerçekleştirilmiştir.

IEEE 519 standartlarına göre 1 kV bara geriliminin ve 20 A nominal şebeke akımının altındaki uygulamalarda şebeke geriliminin THD'si %8'i, şebeke akımının THD'si ise %5'i geçmemelidir (IEEE Std 519-2022, 2022). Evirici çıkışındaki gerilimin harmonik bileşenlerinin ortadan kaldırılması için sönümleme dirençli LCL filtre tasarımı gerçekleştirilmiştir.

FV mod lden DC linke aktarılan g  ,  ebekeye aktarılırken eviricideki referans  ebeke akımı genlięi kontrol   zerinden ger ekle tirilir. Hem referans  ebeke deęerinin kontrol n n ger ekle tirilmesi hem de  ebeke akımındaki d   k frekanslı harmonik bile enlerin ortadan kaldırılması i in  ebeke akımı denetleyicisine ihtiya  vardır. Bu y zden i  d ng l  akım denetleyicisi olarak, d ner referans  er eveli (*dq*  er evesi) PI denetleyicinin aksine, sabit referans  er eveli oransal rezonant (PR) denetleyici kullanılmı tır. PI denetleyicideki kalıcı durum genlik ve faz hatası sorunları olmadan PR denetleyiciyle dı  d ng l  DC-link denetleyicisinin  retmi  olduęu referans  ebeke akımı takip edilmi tir. Aynı zamanda  ebeke akımındaki d   k dereceli (3., 5., ve 7.) harmonikleri ortadan kaldırmak i in se ici harmonik kompanse  r (HC), PR denetleyiciye ilave edilmi tir. B ylece FV mod lden elde edilen g c n  nerilen  k-d Y kaynaklı DA-DA d n   t r c   zerinden  ebekeye aktarılması i in IEEE 519 standartlarında g   entegrasyonunun ger ekle tirilmesi ama lanmı tır.

1.3. Tezin Organizasyonu

Bu b l mde, yapılan tez  alı masının tanımı, amacı ve  neminden bahsedildikten sonra *ikinci b l mde* kaynak ara tırması olarak empedans kaynak aęına sahip DA-AA topolojiler tanıtılmı tır. *   nc  b l mde* fotovoltaik sistemler ve eviricilerin temelleri a ıklanmı tır. *D rd nc  b l mde* FV mikro eviricinin gerilim y kseltme a aması i in  nerilen  ok katmanlı Y kaynak DA-DA d n   t r c n n tasarımı, geli tirilen FV mikro eviricinin kontrol stratejisi detaylı olarak anlatılmı tır. *Be inci b l mde* farklı  evresel ko ullar altında ger ekle tirilen sim lasyon  alı maları ve elde edilen sonu lar verilmi tir. Tezin son a aması olan *altıncı b l mde* ise  nerilen  k- d Y kaynaklı FV eviricinin sonu ları ve  neriler verilmi tir.

2. KAYNAK ARAŞTIRMASI


FV modüldeki düşük gerilimli gücün şebekeye aktarılması için gerilim yükseltici DA-DA dönüştürücülere ya da özel gerilim yükseltme kaynaklarına ihtiyaç duyulur. Bu nedenle, DA-DA dönüştürücünden geniş bir giriş gerilim aralığında enerji aktarımı gerçekleştirilirken verimliliğin korunabilmesi beklenmektedir. Ayrıca, DA-DA dönüştürücünün, şebeke-bağlantılı ya da bağımsız bir eviriciyi beslemesi için 50 V'un altındaki düşük gerilimli FV modül çıkışını, yaklaşık 380 V istenilen yüksek DC link gerilimine arttırması gerekmektedir (Dong ve ark., 2018). Dolayısıyla gerilim kazanç oranı yaklaşık on veya daha fazla olmalıdır. Bir diğer önemli husus ise FV modül DC çıkış akımının verimlilik ve EMI performansı açısından kesintisiz olması gerekliliğidir (Altintas ve Kulaksiz, 2023). Bu amaçla yüksek kazançlı geleneksel yükseltici dönüştürücüler (GYD) kullanılmıştır. Ancak yüksek güçlü uygulamalar için GYD'lerin verimliliği düşük, bileşen sayısı yüksektir ve aktif/pasif devre elemanları üzerindeki gerilim/akım stresi yüksektir. Ayrıca yüksek gerilim oranını elde etmek için gerekli doluluk oranı çalışma bölgesi bire yakın olup, gerilim yükseltme oranı sınırlıdır. Literatürde bu dezavantajı ortadan kaldırmak için mikro eviricinin ilk aşamasında yüksek frekanslı transformatörlerden oluşan flyback dönüştürücüler kullanılmıştır (Cruz Martins ve Demonti, 2001). Günümüzde FV enerji santrallerinde kullanılan FV modül güç seviyeleri 400-500W civarındadır. Dolayısıyla bu güç seviyesindeki FV modüller için flyback dönüştürücülerin güç yoğunluğu ve verimliliği azalacaktır. Ayrıca DC linkte yüksek gerilim kazancı elde etmek için flyback transformatörünün sarım oranının yüksek olması gerekir. Flyback dönüştürücülerin yanı sıra empedans kaynak ağına sahip dönüştürücüler de yüksek gerilim kazancı, sürekli giriş akımı ve esnek kontrol yeteneği gibi avantajları nedeniyle FV uygulamalarında kullanılabilir.

2.1. Empedans Kaynak Ağı Topolojilerdeki Gelişmeler

Düşük gerilimli FV modüldeki enerjinin şebekeye aktarılması için kullanılan geleneksel gerilim kaynaklı eviriciler (GKE) yapısal olarak düşürücü durumunda çalışmaktadır. Yani gerilim kaynaklı eviricinin giriş gerilimi şebeke geriliminden yüksek olmalıdır. Aynı zamanda geleneksel GKE'lerde beklenmedik anahtarlama sinyallerinden kaynaklı olarak aynı faza ait anahtarlama elemanları ilettime girdiği zaman güç anahtarlama arızaları meydana gelebilir. Empedans kaynaklı dönüştürücüler

ise kısa devre ve boшта çalışma durumlarına dayanıklı, sürekli giriş ve alçak başlangıç akımlı, geniş aralıklarda gerilim yükseltme – düşürme özelliklerinin yanı sıra yüksek kontrol esnekliğine sahiptir. Bu yüzden son zamanlarda bu topolojiler daha çok ilgi çekmeye başlamıştır (Sun ve ark., 2015).

Peng (2003) tarafından geleneksel GKE'lerin olumsuz yönlerini gidermek için Şekil 2.1'de gösterildiği gibi Z kaynaklı evirici yapısı özellikle yakıt pilleri ve FV modüller için önerilmiştir. Z empedans ağına sahip eviricilerin gerilim kazancı; eviricilerin üst ve alt köprü anahtarlarına kasıtlı olarak uygulanan kısa devre (shoot-through) çalışma süresi ile belirlenir. Z kaynak empedans bağlantısı sayesinde kısa devreden kaynaklı elektromanyetik gürültü eviricide yer alan herhangi bir malzemeye zarar veremez. Dolayısıyla Z kaynak yapısı eviricinin güvenliğini de yükseltmektedir. Z empedans kaynaklı eviricinin bu özelliği klasik eviricilere göre onu eşsiz kılmaktadır (Peng, 2003). Z empedans kaynaklı evirici tek aşamalı güç dönüşümlerinde kullanılabilir.



Şekil 2.1. Z empedans kaynağı evirici devre şeması (Peng, 2003).

Eviricinin üst-alt köprü anahtarlama elemanının kısa devre olması durumunda D_1 diyotu kesime gidecektir. Dolayısıyla L_1 ve L_2 indüktanslarında C_1 ve C_2 kapasitörlerinin deşarj olmasıyla enerji depolanacaktır. Eviricinin üst-alt köprü anahtarlama elemanının kısa devre olmaması durumunda D_1 diyotu iletme girerek L_1 ve L_2 indüktansları üzerindeki bu enerji evirici üzerinden şebekeye deşarj olacaktır. Bu topoloji, girişte yer alan D_1 diyotundan dolayı kesintili giriş akımına sahiptir. Özellikle düşük gerilimli FV uygulamalar için kesintili giriş akımına ve düşük gerilim dönüştürme kazancına sahiptir. Özellikle giriş akımının kesintili olmasından kaynaklı yüksek akım dalgalılığı MPPT kontrolün gerçekleştirilmesini zorlaştıracaktır. Bu yüzden pek çok Z empedans kaynaklı topoloji geliştirilmiştir.


Empedans kaynaklı dönüştürücüler manyetik olmayan tabanlı ve manyetik tabanlı olmak üzere iki kategoride tanımlanabilir. Manyetik olmayan EKA dönüştürücülerinde kesintisiz giriş akımı, yüksek gerilim kazancı ve devre elemanları üzerindeki akım/gerilim stresini azaltmak için pasif devre elemanları yeniden farklı kombinasyonlarla yerleştirilir. Manyetik EKA dönüştürücülerde ise manyetik kuplajlı indüktörler ya da transformatörler empedans ağının içine dahil edilerek kullanılır. Böylece pasif ve aktif devre elemanı azaltılarak dönüştürücünün güç yoğunluğu artırılmış ve maliyetler düşürülmüştür. Şekil 2.2’de manyetik olmayan EKA dönüştürücüler gösterilmiştir. Şekil 2.2(a)’daki orijinal Z EKA eviricinin gerilim kazancı ($B = 1/[1 - 2D]$)’dır.

Düşük kısa devre oranında gerilim yükseltme kazancını arttırmak için temel empedans ağına daha fazla komponentler ekleyerek gerçekleştirilebilir. Bu fikirden yola çıkarak Zhu ve ark. (2010) tarafından Şekil 2.2(b)’de anahtarlı indüktör Z EKA eviricisini önermiştir. Düşük doluluk oranında yüksek gerilim kazancı [$B = (1 + D)/(1 - 3D)$] elde edilmesine rağmen giriş akımı kesintisiz değildir.

Şekil 2.2(a)’da Z EKA’na sahip eviricinin dezavantajlarını ortadan kaldırmak için Şekil 2.2(c)’de Y. Li ve ark. (2009) tarafından quasi Z EKA’na sahip evirici önerilerek kesintisiz giriş akımına sahip fakat Z EKA eviriciyle aynı gerilim yükseltme kazançlı bir topoloji elde edilmiştir.


Şekil 2.2(d)’de Nguyen ve ark. (2011) tarafından anahtarlı indüktör quasi Z EKA evirici önerilmiştir. Bu topolojide yukarıdaki diğer topolojilere kıyasla düşük doluluk oranında daha yüksek gerilim kazancı ($[B = (1 + D)/(1 - 2D - D^2)]$) elde edilmiştir. Dahası anahtarlı indüktör Z EKA eviricisine kıyasla giriş akımı kesintisiz, devre bileşenlerinde daha az stres ve başlangıç anındaki yüksek akım baskılanarak daha avantajlı bir topoloji elde edilmiştir. Fakat komponent sayısı artmıştır.

Gajanayake ve ark. (2010) tarafından diyot destekli ya da kapasitör destekli genişletilmiş quasi Z EKA’lı dönüştürücüler önerilmiştir. Bu topolojiyle gerilim kazancı orijinal Z EKA eviriciye kıyasla daha fazla yükseltilmiş ve kapasitörler üzerindeki gerilim stresi azaltılmıştır. Ancak bu topolojide daha fazla devre elemanlarına ihtiyaç duyulmasından dolayı maliyet daha yüksek olacaktır. Devre elemanı sayısını azaltarak gerilim kazancını yükseltmek için anahtarlama tabanlı Z EKA’lı dönüştürücüler önerilmiştir.



Şekil 2.2. (a) Z empedans ağı evirici (Peng, 2003), (b) Anahtarlı indüktör Z kaynak ağı evirici (Zhu ve ark., 2010), (c) quasi Z kaynak ağı evirici (Y. Li ve ark., 2009), (d) Anahtarlı indüktör quasi Z kaynak ağı evirici (Nguyen ve ark., 2011).

Şekil 2.3'te bu dört topolojinin kısa devre çalışma oranı ile gerilim kazancı arasındaki ilişkiyi gösteren grafik paylaşılmıştır. Bu grafiğe göre en yüksek yükseltme kazancı anahtarlı indüktör Z-kaynak ağı topolojisinde elde edilmiştir. Fakat kısa devre doluluk oranı yükseltme kazancı denklemin paydasındaki $1/3$ değerinden dolayı en yüksek 0.33 olur. Aynı zamanda bu topolojinin giriş akımı kesintilidir.



Şekil 2.3: Z kaynaklı topolojilerin kısa devre doluluk oranına bağlı gerilim kazancı eğrisi

Bu problemlerin üstesinden gelmek için Nguyen ve ark. (2015) tarafından quasi anahtarlı Z EKA'lı topoloji önerilmiştir. Bu topoloji daha az devre bileşenine sahip olmasına rağmen gerilim yükseltme oranı klasik Z EKA'lı topolojilerle aynı olmuştur. Kapasitör gerilim stresi yüksek olmuştur.

EKA'lı topolojilerde hem gerilim yükseltme hem de evirme işlemi aynı evirici anahtarlama elamanları üzerinden yapıldığı için evirme işlemi için modülasyon indeksi oranından taviz verilmesi gerekir. Dolayısıyla daha düşük kısa devre çalışma oranında daha yüksek gerilim kazancı elde edilmesi ve devre bileşeni sayısının düşürülmesi için manyetik tabanlı EKA'lı dönüştürücüler kullanılabilir. Bu tip topolojilerde genellikle manyetik kuplajlı indüktörler ya da transformatörler kullanılır. Bu amaçla manyetik tabanlı EKA'lı topolojilerde güç yoğunluğunun düşürülmesi aynı zamanda maliyetini de düşürecektir. Bu kategoride T kaynaklı, trans quasi-Z kaynaklı, Γ -Z kaynaklı ve en güncel olanı ise Y kaynaklı dönüştürücülerdir.

Strzelecki ve ark. (2009) tarafından Şekil 2.4(a)'da önerilen T kaynaklı eviricide iki sargılı manyetik kuplajlı indüktör, kapasitör ve diyot kullanılmıştır. Orjinal Z kaynaklı eviriciye kıyasla daha yüksek gerilim kazancı ($B = 1/[1 - (n + 1)D]$) elde edilmiştir.


Qian ve ark. (2010) tarafından Şekil 2.4 (b)'de gösterildiği gibi önerilen trans-quasi Z kaynak eviricide de iki sargılı manyetik kuplajlı indüktör, kapasitör ve diyot kullanılmıştır. Orijinal Z kaynaklı eviriciye göre daha yüksek gerilim kazancı ($B = 1/[1 - (n + 1)D]$) elde edilmiştir. Her iki topolojide gerilim kazancı iki sargılı kuplajlı indüktörün sarım sayıları değiştirilerek ayarlanabilir. Ancak DC-link geriliminde manyetik kuplajlı sargıdaki kaçak indüktanstan kaynaklı aşırı anlık gerilim yükselmeleri önlenmelidir. Anahtarlama elemanı üzerindeki gerilim stresi azaltılmalıdır.

D. Li ve ark. (2013) tarafından komponentlerin üzerindeki akım ve gerilim stresini azaltmak için kademeli çok hücreli trans-Z kaynak evirici önerilmiştir. Trans-quasi Z kaynaklı eviriciye göre daha yüksek gerilim kazancı elde edilmiştir. Dolayısıyla FV uygulamalar için uygun olabilir.

Loh ve ark. (2013) tarafından daha yüksek gerilim kazancı elde etmek için Şekil 2.4(c)'de gösterildiği gibi Γ -Z kaynak evirici sunulmuştur. Bu topolojinin gerilim kazancı ($B = \frac{1}{\{1 - [1 + \frac{1}{(n-1)}]d\}}$)'dir. Gerilim kazancı, klasik Z kaynaklı eviriciden yüksek olmasına rağmen trans-Z kaynaklı evirici ile aynı olmuştur.

Bu topolojideki giriş akımının kesintili olması problemini çözmek için Mo ve ark. (2014) tarafından asimetrik Γ kaynak evirici önerilmiştir. Asimetrik Γ kaynak eviricinin gerilim kazancı ($B = \frac{1}{\{1 - [2 + \frac{1}{(n-1)}]d\}}$), trans Z kaynaklı eviriciden yüksek olmuştur. Ayrıca trans-Z kaynaklı eviricilerden farklı olarak Γ -Z kaynaklı ve asimetrik Γ kaynak eviricide gerilim kazancı artışı, sarım oranlarının $1 < n \leq 2$ aralığında artırılmasıyla değil azaltılmasıyla sağlanır. Dolayısıyla yüksek gerilim kazancının gerektiği uygulamalarda ihtiyaç duyulan transformatör daha küçük olacaktır.


Şekil 2.4(d)'de gösterildiği gibi manyetik kuplajlı iki sargılı empedans kaynaklı dönüştürücülerin bütün avantajlarını içerisinde barındıran üç sargılı Y empedans yapısı önerilerek büyük bir tasarım kolaylığı sağlanmıştır (Liu ve ark., 2018). En yüksek gerilim kazancı bu topolojide elde edilmiştir.



Şekil 2.4: (a) T kaynak ağı, (b) Trans quasi-Z kaynak ağı, (c) Γ -Z kaynak ağı, (d) Y kaynak ağı

Şekil 2.5'te Z kaynak, T kaynak, Trans quasi- Z kaynak, Γ -Z kaynak ve Y kaynak ağı için kısa devre çalışma oranına bağlı gerilim kazancı değişimi eğrisi gösterilmiştir. Z kaynaklı topolojiye kıyasla diğer bütün manyetik kuplajlı topolojilerde daha yüksek gerilim kazancı elde edilmiştir. Bu topolojiler arasında en yüksek gerilim kazancı ise Y kaynaklı manyetik kuplajlı topolojide elde edilmiştir. Fakat hepsinin giriş

akımı kesintilidir. Ayrıca manyetik kuplajlı EKA topolojilerde kısa devre doluluk oranının en yüksek değeri, sarım oranına ya da sargı faktörüne bağlıdır.



Şekil 2.5: Manyetik tabanlı EKA'lı topolojilerde kısa devre doluluk oranına bağlı gerilim kazancı eğrisi

Siwakoti ve ark. (2014a) tarafından gerilim kazancı oranını daha da yükseltmek için iki farklı sargı oranlı üç sargı yapısına sahip diğer bir topoloji ise Y kaynak ağına sahip DA-DA dönüştürücü ve evirici (YKE) yapısı önerilmiştir. Şekil 2.6(a)'da diyot, kondansatör ve 3 sargılı manyetik kuplajlı bobinlere sahip tek fazlı Y kaynaklı evirici (YSI) gösterilmektedir. Bu yapı manyetik kuplajlı üç adet N1, N2 ve N3 sarım sayılı bobinlere sahiptir. Bu evirici topolojisinin gerilim kazancı (B) $1/[1 - Kd]$ 'dir. Bu denklemdeki K ifadesi üç sargılı manyetik kuplajlı bobinler için sargı faktörü olarak tanımlanır ve değeri $(n_3 + n_1)/(n_3 - n_2)$ denkleminde elde edilir. Daha önce bahsedilen diğer iki sargılı EKA'lı eviricilerdeki gibi K değerinin artırılmasıyla YKE'de çok küçük doluluk oranında yüksek gerilim kazancı elde edilebilir. Belli bir doluluk oranında gerilim kazancının yükseltilmesi için sargı oranı (K)'nın yükseltilmesi gerekmektedir. Özellikle sargıların sarım sayısı değiştirilmeksizin sadece sargı yerleşimleri değiştirilerek sargı oranı (K) değiştirilebilmektedir. Dolayısıyla üç sargılı bu yapıda gerilim kazancını yükseltmek için büyük bir tasarım kolaylığı elde edilir. Ayrıca az sayıda devre bileşenine ve karmaşık devre yapısına sahip olmadan yüksek gerilim kazancı elde edilmesi büyük bir avantajdır. Buna rağmen önerilen bu topolojinin diğer empedans kaynaklı eviricilere kıyasla kesintili giriş (kaynak) akımı ve yüksek başlangıç akımı gibi bazı dezavantajları vardır. İhmal edilemeyen kaçak indüktanstan


dolayı yüksek dc link gerilim sıçramaları ve doluluk oranı kaybı (gerilim kazancı kaybı) gibi manyetik kuplajlı eviricilerle alakalı dezavantajlar bu topolojide de görülmüştür. DC linkteki ani gerilim sıçramaları anahtarlama elemanlarının kısa devre çalışma (Shoot-through, ST) modundan kısa devre çalışmama (non-shoot-through, NST) moduna geçiş esnasında meydana gelir. Anahtarlama değişimi esnasında meydana gelen ani gerilim sıçramaları bastırılmadığı takdirde anahtarlama elemanları üzerindeki gerilim stresi artacaktır. Hatta anahtarlama elemanları yanabilir. Aynı zamanda kaçak indüktanstan kaynaklı eviricinin verimi de düşmektedir. Ayrıca bu topolojinin giriş akımı kesintilidir.

Siwakoti ve ark. (2015) tarafından bu dezavantajları ortadan kaldırmak için orijinal Y kaynak topolojisine ilave giriş bobini ve kapasitör eklenerek Şekil 2.6(b)'deki quasi-Y kaynak ağına sahip evirici (q-YKE) yapısı önerilmiştir. Önerilen bu topoloji sayesinde giriş akımı kesintisizdir. Aynı zamanda devrenin başlangıç çalışma anındaki ani akımı (inrush current) ortadan kaldırılmıştır. İlave pasif devre elemanları kullanılmasına rağmen D1 diyotu, C1 kondansatörü üzerindeki gerilim stresi azaltılamamış ve gerilim kazancı ifadesi ise YKE ile aynı kalmıştır.

Ahrabi ve Banaei (2016) tarafından Şekil 2.6(c)'de önerilen geliştirilmiş Y kaynak ağına sahip evirici topolojide, orijinal YKE'ye göre daha yüksek gerilim kazancı $(1/[1 - (K + 1)d])$ elde edilmiştir. Dolayısıyla aynı doluluk oranında daha yüksek çıkış gerilimi elde edilmiştir. Bu durumda modülasyon indeksi kontrol aralığı da genişletilmiştir. Ayrıca orijinal YKE'ye ve quasi YKE'ye göre manyetik kuplajlı bobin hacmi küçültülmüştür. Bu topolojinin giriş akımı sürekli olduğu için giriş akımındaki salınım azaltılmıştır. Bunun sonucunda devre elemanlarının boyutları da küçülmüştür. Aynı zamanda ilave bobin ve kapasitör sayesinde ilk çalışma anındaki ani akım (inrush current) ortadan kaldırılmıştır.

Liu, Li, Liu, ve ark. (2019) tarafından Şekil 2.6(d)'de önerilen genişletilmiş quasi Y kaynak ağına sahip eviricide sadece kesintili akımın sürekli hale getirilmesi ya da ani akımın (inrush current) azaltılması üzerine durulmamış aynı zamanda manyetik kuplajlı nüvedeki kaçak indüktans etkisinden kaynaklı gerilim kazancı kaybının azaltılması ve DC linkte meydana gelen yüksek gerilim sıçramalarının da baskılanması amaçlanmıştır. Önerilen bu topoloji sayesinde DC linkte meydana gelen yüksek gerilim sıçramaları baskılanmıştır. Ayrıca orijinal YKE'ye ve quasi YKE'ye göre daha yüksek gerilim kazancı elde edilmiştir. Geliştirilmiş Y kaynaklı eviriciye kıyasla gerilim kazancı $(1/[1 - (K + 1)d])$ aynı olmuştur. Muadilleri olan YKE ve q-YKE'nin bütün

avantajlarına sahip olmasının yanı sıra daha küçük manyetik çekirdeğe, daha yüksek gerilim kazancına ve yüksek modülasyon indeksi kontrol aralığına sahip bir yapı elde edilmiştir.



Şekil 2.6: (a) Y kaynak ağı, (b) quasi Y kaynak ağı, (c) geliştirilmiş Y kaynak ağı, (d) genişletilmiş quasi Y kaynak ağı

Liu, Li, Zhou, ve ark. (2019) tarafından değiştirilmiş (modified) Y kaynaklı evirici (d-YKE) yapısı önerilmiştir. Bu topolojide geliştirilmiş Y kaynaklı eviriciye pasif sönümleme devresi ilave edilmiştir. Kaçak indüktanstan dolayı DC baradaki ani gerilim sıçramaları baskılanmıştır. Dolayısıyla anahtarlama elemanları bu ani gerilim sıçramasının olumsuz etkisine maruz kalmamış olur. Ayrıca daha önceki geliştirilen Y kaynaklı topolojilere göre gerilim kazancı en yüksek değere sahip olan tasarım olmuştur. Ayrıca daha önceki geliştirilen Y kaynaklı topolojilere göre gerilim kazancı ($B = 1/[1 - (K + 2)d]$) en yüksek değere sahip olan tasarım olmuştur.

Liu, Zhou, ve ark. (2018) tarafından farklı kombinasyonlarda yüksek gerilimli kuplajlı bobinli empedans kaynaklı evirici topolojileri önerilmiştir. Bu kombinasyonlar içinde diyot destekli Y kaynak evirici (DD-YKE) en ön plandadır. DD-YKE'nin gerilim

kazancı ($B = \frac{1}{[1-(K+2)d+Kd^2]}$), orijinal YKE'den daha yüksektir. Fakat YKE'ye göre daha düşük verimli olmasının yanı sıra komponent sayısı da daha fazladır. Ayrıca DC-linkteki ani gerilim sıçramaları da baskılanamamıştır.

Manyetik kuplajlı YKA'lı yapı aynı zamanda DA-DA dönüştürücüler için de kullanılmıştır. Liu, Ji, ve ark. (2018) tarafından önerilen manyetik kuplajlı indüktörlü Y kaynak DA-DA dönüştürücü (CLYBC)'nin gerilim kazancı ($B = \frac{1+K-D}{1-D^2}$), orijinal Y kaynaklı dönüştürücüye göre daha yüksek olmuştur. Aynı zamanda devre elemanları üzerindeki gerilim stresi de azaltılmıştır. Özellikle gerilim yükseltme oranı yüksek olduğunda orijinal Y kaynaklı dönüştürücüye kıyasla daha yüksek verim elde edilmiştir. Gerilim yükseltme anahtarı ise yüksek gerilim tarafında olduğu için anahtarlama elemanı üzerindeki gerilim stresi yüksektir.


Wang ve ark. (2019) tarafından anahtarlama indüktör, quasi Z-kaynak ağı ve anahtarlama kuplajlı indüktör gibi yükseltme modülleri kullanılarak Y kaynaklı DA-DA dönüştürücü önerilmiştir. En yüksek gerilim kazancı anahtarlama kuplajlı Y kaynaklı DA-DA dönüştürücüde elde edilmiştir. Fakat kapasitör ve diyotlar üzerindeki gerilim stresi orijinal Y kaynaklı dönüştürücüye kıyasla daha yüksektir. Yükseltme modülleri yüzünden komponent sayısı da artmıştır. Aynı zamanda verim de daha düşüktür.

Ji ve ark. (2020) tarafından yüksek gerilim kazançlı Y kaynaklı kuplajlı indüktörlü DA-DA yükseltici topolojisi önerilmiştir. Önerilen bu topolojinin gerilim kazancı orijinal ve geliştirilmiş Y kaynaklı dönüştürücüye göre daha yüksek olmuştur. Kapasitör ve diyotlar üzerindeki gerilim stresi düşürülmüştür. Ancak giriş akımı sürekli değildir.

Yuan ve ark. (2020) tarafından modifiye Y kaynaklı DA-DA dönüştürücü önerilmiştir. Bu topolojide diğer Y kaynaklı dönüştürücülerden farklı olarak anahtarlama elemanı yüksek gerilimli bölgeden düşük gerilimli bölgeye taşınmıştır. Böylece anahtarlama elemanı ve diyot üzerindeki gerilim stresi oldukça azaltılmıştır. Aynı zamanda kaçak indüktanstan dolayı anlık gerilim sıçramaları da azaltılmıştır. Ayrıca özellikle diğer Y kaynaklı evirici uygulamalarında aynı anahtarlama elemanları üzerinde hem DC-linkte gerilim yükseltme hem de evirme işlemi yapılmaktadır. Dolayısıyla modülasyon indeksi kontrol aralığı ile kısa devre doluluk oranı aralığı birbirine bağlıdır. İlave bir anahtar sayesinde modülasyon indeksine bağlı kalmaksızın DC link gerilimi yükseltilebilir. Ayrıca bu topolojide doluluk oranı kontrol aralığı diğer

Y kaynaklı topolojilerdeki gibi sargı (K) faktörüne bağlı değildir. Dolayısıyla doluluk oranı kontrol aralığı oldukça genişletilerek sıfır ile bir arasında olmuştur. Bu durum kontrol açısından bu topolojiyi esnek ve kararlı bölgede rahatlıkla çalıştırabilme kolaylığı sağlamıştır. Aynı zamanda giriş akımı kesintisizdir. Bu topoloji özellikle FV uygulamalar için oldukça uygundur.


Şekil 2.7’de Z kaynak, Y kaynak, geliştirilmiş Y kaynak ve modifiye Y kaynak topolojilerinin kısa devre doluluk oranına bağlı gerilim kazancı değişimini ifade eden eğri paylaşılmıştır. Bu eğriyi incelediğimizde bütün Y kaynaklı topolojilerde Z kaynak topolojiye kıyasla daha yüksek gerilim kazancı elde edilmiştir. En yüksek gerilim kazancı ise geliştirilmiş Y kaynak topolojisinde elde edilmiştir.



Şekil 2.7: Z kaynak, Y kaynak, geliştirilmiş Y kaynak ve modifiye Y kaynak topolojilerinin kısa devre doluluk oranına bağlı gerilim kazancı değişimi eğrisi

Şekil 2.8’de modifiye edilmiş Y kaynak ağı topolojisinin devre şeması ve sargı faktörüne bağlı gerilim kazancı değişim eğrisi verilmiştir. Bu eğriye göre sargı faktörü arttıkça gerilim kazancı da artmaktadır. Üstelik sargı faktörü sadece kombinasyon değişimi ile kolaylıkla değiştirilebilir. Modifiye Y kaynak topolojisinde sargı faktörü (K) değeri $(N_3 + N_1) / (N_3 - N_2)$ ifadesine eşittir. Bu eşitliğe göre 3.sargının sarım sayısı N_3 , 2.sargının sarım sayısı N_2 ’den büyük olmalıdır. Örneğin; 5:3:4 sarım sayısı kombinasyonunda K değeri 9 iken, 4:3:5 sarım sayısı kombinasyonunda K değeri 4.5 olur. Dolayısıyla sarım sayısı değiştirmeden sadece sargı yerleşimi değiştirilerek sarım faktörü değiştirilmesi sonucunda daha yüksek gerilim kazançlı bir topoloji elde edilebilir. Ayrıca sargı faktörünün arttırılması daha düşük doluluk oranında gerilim


yükseltme olanağı sağlayacağı için aktif devre elemanları üzerindeki gerilim stresini de düşürür.



Şekil 2.8: Modifiye edilmiş Y kaynak ağı topolojisi devre şeması ve sargı faktörüne bağlı gerilim kazancı değişim eğrisi

Modifiye Y kaynaklı DA-DA dönüştürücü topolojisi hariç diğer üç fazlı empedans kaynaklı topolojilerde DC-link gerilimini yükseltmek için üç adet klasik taşıyıcı tabanlı darbe genişlik modülasyonu (PWM) yöntemi vardır. Bunlar; basit yükseltme PWM kontrolü (BYK), maksimum yükseltme PWM kontrolü (MYK) ve maksimum sabit yükseltme PWM kontrolü (MSYK) yöntemleridir. Şekil 2.9(a)'da basit yükseltme PWM kontrolü yöntemi gösterilmiştir. Bu kontrol yönteminde iki adet kısa devre zarf sinyali (v_p, v_n), bir üçgen taşıyıcı dalga sinyali ve 120° faz farklı üç referans sinyali (v_a, v_b, v_c) bulunmaktadır. Taşıyıcı dalga sinyalinin pozitif kısa devre zarf sinyalinden büyük ya da negatif zarf sinyalinden küçük olduğu durumda evirici kısa devre modunda, bunun dışındaki durumlarda ise taşıyıcı tabanlı klasik PWM modunda çalışır. Yüksek gerilim kazancı gerektiren bir çıkış gerilimi elde etmek için daha büyük kısa devre çalışma oranına ihtiyaç duyulur. BYK'da modülasyon indeksi ile kısa devre çalışma oranı arasındaki ilişki $d_{st} = 1 - M$ 'dir. Dolayısıyla daha düşük değerlerde modülasyon indeksi kullanılmalıdır. Bu durumda anahtarlama elemanı üzerindeki gerilim stresi yükseldiği için büyük nominal değerlere sahip anahtarlama elemanlarının kullanılması gerekir. Şekil 2.9(b)'de maksimum yükseltme PWM kontrolü yöntemi gösterilmiştir. MYK tekniğinde 120° faz farklı üç referans sinyali (v_a, v_b, v_c) ve bir üçgen taşıyıcı sinyali kullanılmaktadır. Taşıyıcı dalga genliğinin, referans sinyal genliğinden büyük olduğu durumda evirici kısa devre modunda, bunun dışındaki durumlarda ise taşıyıcı tabanlı klasik PWM evirici modunda çalışacaktır (Peng ve ark.

2005). BYK yöntemine kıyasla en yüksek modülasyon indeksi aralığı MYK yönteminde elde edilmiştir. Kısa devre oranı ile modülasyon indeksi oranı arasındaki ilişki $d_{ST} = 1 - (3\sqrt{3} M)/2\pi$ 'dir. Fakat bir periyottaki kısa devre çalışma genişlikleri sabit olmadığı için kısa devre çalışma frekansı şebekenin altı katıdır. Dolayısıyla empedans katındaki bobin ve kondansatörde dalgalanma oluşur. Bunu engellemek için daha hantal bobin ve kapasitöre ihtiyaç duyulur. Şekil 2.9(c)'de maksimum sabit yükseltme PWM kontrolü (MSYK) yöntemi gösterilmiştir. Bu yöntemin en önemli özelliği BYK'den daha yüksek modülasyon indeksine ve sabit aralıklı kısa devre çalışma genişliğine sahip olmasıdır. Dolayısıyla düşük frekansta dalgalanma meydana gelmeyeceği için hantal bobin ve kapasitör gereksinimi ortadan kalkar. Bu kontrol yönteminde sinüs formunda iki kısa devre zarf sinyali (v_p, v_n), bir üçgen taşıyıcı dalga sinyali ve 120° faz farklı üç referans sinyali (v_a, v_b, v_c) bulunmaktadır. Taşıyıcı dalga genliğinin, sinüs formundaki kısa devre zarf sinyallerinden büyük olduğu durumda inverter kısa devre modunda, bunun dışında ise taşıyıcı tabanlı klasik PWM inverter modunda çalışacaktır. Kısa devre oranı ile modülasyon indeksi oranı arasındaki ilişki $d_{ST} = 1 - (\sqrt{3} M)/2$ 'dir. En yüksek gerilim kazancı sırasıyla MYK, MSYK ve BYK yöntemlerinde elde edilmiştir (Miaosen Shen ve ark. 2004).



Şekil 2.7: (a) Basit yükseltme PWM kontrolü (BYK), maksimum yükseltme PWM kontrolü (MYK) ve maksimum sabit yükseltme PWM kontrolü (MSYK).

3. FOTOVOLTAİK SİSTEMLER VE EVİRİCİLERİN TEMELLERİ


Bu bölümde FV sistemlerin temelleri ve literatürdeki FV eviricileri hakkında bilgi verilmiştir. FV modül karakteristiği, MPPT teknikleri, evirici topolojileri ve şebeke bağlantı standartları detaylı olarak açıklanmıştır.

3.1. FV sistemler ve FV modül karakteristiği

FV sistemlerin amacı, yarı iletken teknolojisine sahip FV modüllerle güneş radyasyonundan elektrik enerjisi üretmektir. FV modül çıkışında doğru akım elektrik gücü üretilir. Bu gücün şebekeye ya da herhangi bir DC/AC yüke aktarılması için DC/DC dönüştürücülere ya da DC/AC dönüştürücülere ihtiyaç duyulur. Fotovoltaik sistemler batarya depolamalı ya da depolamasız veya şebeke bağlantılı ya da bağlantısız yükleri besler. Ancak FV sistemler genellikle şebekeye güç aktarımı için tasarlanır. Sistem maliyetlerinin daha düşük ve verimli olmasından dolayı şebeke bağlantılı FV sistemlerin geri ödeme süreleri daha kısadır. Dolayısıyla şebeke bağlantılı FV sistemler daha çok tercih edilmektedir.

1839 yılında Alexandre-Edmond Becquerel tarafından güneş radyasyonundan ilk defa elektrik akımının elde edilebileceği keşfedildi. 1883 yılında ise verimi %1'in altında ilk gerçek FV hücre üretilmiştir. 1941 yılında Russel Ohl tarafından silikon FV hücresi geliştirilmiştir. İlk zamanlarda FV hücreler üretim maliyetlerinin yüksek olması ve veriminin oldukça düşük olmasından dolayı ticari olarak yaygın kullanılmamıştır (Rathore ve ark., 2021). Ancak o zamandan günümüze kadar FV malzemeler ve yapılar üzerine pek çok çalışma gerçekleştirilmiştir. Özellikle FV modülleri oluşturan hücrelerdeki beklentiler sırasıyla şunlardır: düşük fiyat, yüksek verim, uzun ömür, malzeme tedarik sınırının olmaması. Günümüzde bu maddeleri karşılayan en iyi FV hücre teknolojisi kristal silikonlu modüllerdir. FV hücre sektörünün %90'dan fazlasını kristal silikon FV hücreler oluşturmaktadır. Konsantre güneş ışınımı altında çok eklemli hücreler %46 verimle en yüksek verimli FV hücre rekorunu elinde tutmaktadır (Van Beuzekom ve ark., 2018). Fakat bu hücreler maliyet odaklı olmaktan ziyade yüksek verimlilik, yüksek radyasyon dayanımı ve düşük sıcaklık hassasiyetinin daha önemli olduğu uzay teknolojilerinde öncüdür. Silikon tabanlı FV modüllerin verimleri ise %18-25.1 arasında değişmektedir (Benda ve Černá, 2020). Şekil 3.1'de en güncel FV


modüllerin verimlerinin kıyaslandığı grafik paylaşılmıştır. Bu grafiğe göre en yüksek verim %25.1’le silikon IBC hücreli FV modülde elde edilmiştir.



Şekil 3.1: En iyi FV modül verimlerinin karşılaştırması (NREL, 2024).

FV modüldeki her bir hücre yaklaşık 0.5 V üretmektedir. FV hücrelerinin seri bağlanmasıyla FV modül elde edilir. FV modülün bir parçası gölgede kaldığı zaman seri sıradaki gölgede kalan FV hücre, enerji üretmek yerine güneş ışınımı altındaki diğer FV hücreden enerji tüketmeye başlar. Bu durumda gölgede kalan FV hücre ısınmaya hatta zarar görmeye başlar. Böylece FV modülün verimliliği azalarak çıkış gücü de düşer. Bu durumu engellemek için gölgede kalan FV hücreden akım akmaması için by-pass diyotlar kullanılır. By-pass diyotlu FV hücrenin yapısı Şekil 3.2(a)'da gösterilmiştir. FV hücreler p-n eklem gibi modellenebilir. Bu yüzden FV hücre akım kaynağına paralel diyotla modellenmiştir. Fakat bu basit modellemeyi iki FV hücrenin seri bağlı olması durumu için kullanırsak bir FV hücre gölgede kaldığında paralel diyotu kesimde olacağı için diğer gölgede kalmayan FV hücrenin ürettiği akım yüke ulaştırılamayacak ve yüke aktarılan güç sıfır olacaktır. Dolayısıyla daha kompleks bir eşdeğer devreye ihtiyaç duyulur. Bu yüzden diyota paralel sızıntı direnci (R_p) ilave edilmiştir. Bu durumda akım diyota paralel direnç üzerinden yüke ulaştır. Ayrıca daha gerçekçi bir model için FV hücre ile kablo uçları arasındaki kaybı ve yarı iletken üzerindeki dirençten dolayı FV eşdeğer devresine seri direnç (R_s) ilave edilerek Şekil 3.2(b)'de gösterildiği gibi geliştirilmiş FV hücre modeli elde edilir (Masters, 2004). Diyot akım-gerilim denklemi, geliştirilmiş FV hücre eşdeğer devre modeline dahil edilip çözümlendiğinde FV

hücrenin akım-gerilim (I-V) karakteristiği elde edilir. Şekil 3.2(c)'de FV hücrenin I-V ve P-V karakteristiği gösterilmiştir. Bu grafikteki I_{sc} akımı FV hücrenin çıkış uçlarının kısa devre edilmesi sonucunda hücreden geçen kısa devre akımını ifade etmektedir. Bu durumda V_{FV} gerilim ifadesi sıfıra eşittir. Eğer FV hücre çıkışına yük bağlanmıyorsa FV hücre akımı I_{FV} sıfırken FV hücre uçlarındaki gerilime (V_{OC}) açık devre gerilimi denilmektedir. Şekil 3.2'de görüldüğü gibi FV hücredeki en yüksek güç üretimi, I-V eğrisinin köşe noktasında oluşmaktadır. İşte bu noktadaki (I_{mpp}) ifadesi maksimum güç noktası akımını, (V_{mpp}) ifadesi ise maksimum güç noktası gerilimini ifade eder. (P_{mpp}) ifadesi de FV modül maksimum gücünü ifade etmektedir.



Şekil 3.2: (a) By-pass diyotlu FV modül yapısı, (b) Geliştirilmiş FV hücre eşdeğer devresi, (c) FV hücrenin I-V ve P-V karakteristiği

Şekil 3.2(c)'de FV hücrenin maksimum güç noktası (MPP) atmosferik durumlara karşı çok hassastır. Güneş radyasyonu ve hücre sıcaklığına göre V_{OC} ve I_{sc} değişir. Hücre sıcaklığının artmasıyla FV hücre gerilimi azalırken, bu sıcaklığın azalmasıyla FV hücre gerilimi artar. Diğer bir yandan kısa devre çalışma akımı ise sıcaklık değişiminden çok az etkilenir.

Güneş ışıınının artmasıyla kısa devre çalışma akımı artar. Bu ışıınının azalmasıyla kısa devre çalışma akımı azalır. FV hücrelerde en fazla MPP değişimi ışıınının değişimleri sonucunda meydana gelir. Genel olarak hücre sıcaklığının değişimi boşta çalışma gerilimini etkilerken, ışıınının değişimi kısa devre akımını etkilemektedir.

3.2. Maksimum Güç Noktası Takibi


Sıcaklık ve güneş ışınlamı değişimi ya da FV hücrenin gölgede kalması gibi ortam koşullarının anlık değişiminden kaynaklı FV hücrenin maksimum güç noktası da anlık değişmektedir. Verimli bir fotovoltaik sistemde FV modülün güneşten alabileceği maksimum gücü yüke aktarabilmesi için MPP noktasının anlık olarak takip edilmesi gerekmektedir. Aksi takdirde bu noktada çalışmayan FV sistem verimsiz çalışacaktır. Günümüzde MPP takibi için pek çok yöntem tasarlanmıştır. Aşağıda belirtilen bazı MPPT teknikleri sırasıyla açıklanacaktır.

- Değiştirme ve gözlemlleme (P&O) algoritması
- İletkenlik farkı (Incremental Conductance, IncCond) algoritması
- Açık devre gerilim yöntemi
- Kısa devre akım yöntemi


3.2.1. Değiştirme ve gözlemlleme (P&O) algoritması

P&O MPPT algoritması, FV sistemlerde en yaygın kullanılan basit kontrol algoritmalarından birisidir. Şekil 3.3'te P&O algoritması akış şeması verilmiştir. P&O algoritmasında referans belirli bir örnekleme zamanında FV referans geriliminde çok küçük adım büyüklüğü değişiklikleri yapılarak anlık FV gücün değişimi izlenir. Bu esnada bir önceki örnekleme zamanında elde edilen güç değeri ile yeni güç değeri sürekli karşılaştırılır. Böylece ortam koşulundaki değişimler esnasında FV modülün maksimum güç değeri için gerekli referans FV gerilimi tespit edilir. Bu algoritmanın çalışması için özel bir örnekleme zamanında iteratif olarak FV modülün akımı ve gerilimi ölçülmeli ve kaydedilmelidir. Bu algoritmaya göre kontrol değişkeni FV modül çıkış gerilimidir. Bu kontrol yöntemini daha iyi anlamak için Şekil 3.4'teki FV hücrenin P-V karakteristiğinden istifade edilebilir. Örneğin bir adım büyüklüğü değişiminden sonra güç ve gerilimin artması, çalışma noktasının MPP'nin solunda olduğu anlamına gelir. Dolayısıyla MPP'yi yakalamak için adım büyüklüğünün işareti aynı polaritede tutularak referans gerilimin arttırılması gerekir. Diğer bir yandan bir adım büyüklüğünde güç ve gerilim aynı anda azalıyorsa çalışma noktası bu durumda da MPP'nin solundadır. Fakat MPP'ye ulaşmak için bir adım büyüklüğü değişim yönünün ters yönde devam ettirilmesi yani referans gerilimin arttırılması gerekir. Bu algoritma

FV modülün MPP'sini etkili bir şekilde takip edebilir. Genel olarak güç değişimi pozitifse bir adım büyüklüğü değişimi aynı yönde devam ettirilirken, güç değişimi negatifse bir adım büyüklüğü değişimi, adım büyüklüğünün polaritesi değiştirilerek ters yönde devam ettirilir. Ancak çalışma noktası MPP bölgesine ulaştığında referans gerilimin altında ve üstünde osilasyonlar meydana gelir. Bu osilasyonu azaltmak için adım büyüklüğü azaltılabilir. Adım büyüklüğü azaltıldığında ise hızlı değişen atmosferik koşullarda MPP çalışma noktasının belirlenmesi oldukça yavaş olacaktır. Bu da adım büyüklüğü yönünün yanlış belirlenmesine neden olabileceği için FV sistem verimini düşürecektir. Bunun önüne geçmek için değişken adım büyüklüğü yöntemi kullanılmaktadır (Xuyang ve ark., 2017). Bu yöntemde FV modülün çalışma noktası MPP'den çok uzaktaysa, MPP'ye hızlı bir şekilde erişmek için adım büyüklüğü değeri yüksek tutulur. MPP çalışma noktasına eriştikten sonra yüksek genlikli osilasyonları önlemek için adım büyüklüğü değeri küçültülür (Esram ve Chapman, 2007). Ayrıca P&O algoritması ile MPPT kontrolün gerçekleştirilmesi için akım ve gerilim sensörlerine ihtiyaç duyulur. Bu ise sistemin maliyetini arttıracaktır. Bütün bu dezavantajlarına rağmen kolay uygulanabilirliği ve FV modül karakteristiğinden bağımsız olması P&O algoritmasını popüler kılmaktadır.



Şekil 3.3: Değiştirme ve Gözlemlleme (P&O) algoritması akış şeması



Şekil 3.4: FV hücrenin P-V karakteristiği üzerinde güç ve gerilim değişimleri

3.2.2. İletkenlik Farkı (IC) Algoritması


FV modülün P-V karakteristiği incelendiğinde P-V grafiğinde eğimin sıfıra eşit olduğu yer MPP çalışma noktasıdır (Esrarn ve Chapman, 2007). Bu eğimin pozitif ya da negatif olmasının belirlenmesi için gücün değişiminin (ΔP) gerilimin değişimine (ΔV) oranı belirlenmelidir. Bu eğim pozitifse ($\Delta P/\Delta V > 0$) FV modülün çalışma noktası MPP'nin solunda, eğim negatifse ($\Delta P/\Delta V < 0$) MPP'nin sağındadır. Bu oran, denklemler üzerinden aşağıdaki şekilde gösterilebilir;

$$\frac{dP}{dV} = \frac{d(VI)}{d(V)} = I \frac{dV}{dV} + V \frac{dI}{dV} = I + V \frac{dI}{dV} \quad (3.1)$$

$$\text{MPP noktasında } \frac{dP}{dV} = 0, 0 = I + V \frac{dI}{dV}, \frac{dI}{dV} = -\frac{I}{V} \quad (3.2)$$

(3.1) ve (3.2) denklemlerine göre ($\Delta I/\Delta V$) ifadesi, $-I/V$ ifadesinden büyükse FV modülün çalışma noktası MPP'nin solundadır ve referans FV gerilimin artırılması gerekir. ($\Delta I/\Delta V$) ifadesi, $-I/V$ ifadesinden küçükse FV modülün çalışma noktası MPP'nin sağındadır ve referans FV gerilimin azaltılması gerekir. ($\Delta I/\Delta V$) oranı $-I/V$ ifadesine eşitse FV modül MPP noktasında çalışmaktadır. FV modül MPP noktasında çalışırken referans FV geriliminde herhangi bir değişiklik yapılmaz. Ancak parametreler çevrimin sonunda saklanır. Bu esnada güneş radyasyonunun değişip değişmediğini kontrol etmek için $\Delta I \neq 0$ durumu kontrol edilir. Bilindiği gibi ışık şiddeti arttığında kısa devre akımındaki değişim boşa çalışma gerilimindeki değişimden çok fazla olacaktır. Bu kontrol sağlandığında $\Delta I > 0$ şartı sağlanıyorsa FV modülde ışık şiddeti

artmıştır. Dolayısıyla gerçek MPP çalışma noktasının bulunması için referans FV gerilimin artırılması gerekir. Tam tersi ($\Delta I > 0$) durumda ise referans FV gerilimin azaltılması gerekir. Bu denklemde I/V oranı iletkenlik olarak tanımlanırken $\Delta I/\Delta V$ oranı ise iletkenlik farkı olarak tanımlanır. Bu yüzden bu yöntem iletkenlik farkı algoritması olarak tanımlanmıştır. Şekil 3.5'te iletkenlik farkı algoritmasının akış şeması verilmiştir.



Şekil 3.5: İletkenlik farkı (IC) algoritmasının akış şeması

Ancak çalışma noktası MPP bölgesine ulaştığında referans gerilimin altında ve üstünde osilasyonlar meydana gelir. Bu osilasyonu azaltmak için P&O algoritmasındaki gibi değişken iletkenlik farkı adım büyüklüğü kullanılmaktadır. Bu yöntemde FV modülün çalışma noktası MPP'den çok uzaktaysa, MPP'ye hızlı bir şekilde erişmek için iletkenlik farkı adım büyüklüğü yüksek tutulur. MPP çalışma noktasına eriştikten sonra yüksek genlikli osilasyonları önlemek için iletkenlik farkı adım büyüklüğü küçültülür.

Ayrıca P&O yönteminde olduğu gibi IC algoritması ile MPPT kontrolün gerçekleştirilmesi için akım ve gerilim sensörlerine ihtiyaç duyulur. Bu da sistemin maliyetini arttıracaktır.

3.2.3. Açık devre gerilimi yöntemi

Atmosfer koşullarına bağlı olarak Denklem (3.3)'teki ifadede belirtildiği gibi FV modül açık devre gerilimi ile maksimum güç noktası gerilimi arasında lineer bir ilişki vardır. Bu iki gerilim arasında bir katsayının (k_v) belirlenmesi için deneysel sonuçlara ihtiyaç duyulur. Bu katsayı her bir FV modül için farklı olacaktır. Bu (k_v) katsayısı polikristal FV modül karakteristiği için 0.73 ile 0.80 arasında değişmektedir. V_{mpp} gerilimini belirlemek için periyodik olarak FV modül yükten ayrılarak V_{oc} gerilimi ölçülmelidir. Haricen bu gerilimi ölçmek için ek bir panel de kullanılabilir.

$$V_{mpp} = k_v V_{oc} \quad (3.3)$$

Daha sonra belirlenen bu katsayı ile çarpılarak referans gerilimi elde edilir ve sinyal kuvvetlendirici vasıtasıyla DA-DA dönüştürücü için PWM sinyali üretilir. Fakat bu yöntemde iki temel dezavantaj vardır. Birincisi, hiçbir zaman MPP noktası kesin olarak takip edilemez. İkincisi, FV modülün aralıklarla yükten ayrılmasından dolayı üretilen FV gücü ve sistem verimi düşük olacaktır (Reza Reisi ve ark., 2013). Ayrıca (k_v) katsayısı FV modülün farklı ortam şartları altında değişen I-V karakteristiğine bağlıdır.

3.2.4. Kısa devre akımı yöntemi


Boşta çalışma gerilimi yöntemindeki gibi Denklem (3.4)'teki ifadede FV modül kısa devre akımı ve maksimum FV akımı arasında lineer ilişkiyi ifade eden bir katsayı (k_i) vardır. Bu katsayı FV modülün I-V karakteristiğine bağlıdır. FV modülün MPP çalışma noktasının belirlenmesi için öncelikle FV modülün çıkış uçları kısa devre yapılarak kısa devre akımı ölçülür. Sonra bu kısa devre akımı k_i katsayısı ile çarpılarak maksimum güç noktası akımı tespit edilir. Gerilim yöntemindeki gibi kesin olarak MPP bölgesi tespit edilemez ve periyodik olarak sistem kısa devre akımı ölçümü yapıldığı

için FV modül çıkış gücü ve sistemin genel verimi azalacaktır (Reza Reisi ve ark., 2013). Bütün bu dezavantajlara rağmen bu yöntemin ucuz olması ve kolay uygulanabilir olmasından kaynaklı bu teknikler çekici olmaktadır.

$$I_{mpp} = k_i I_{sc} \quad (3.4)$$

3.3. FV Eviriciler

Günümüzde FV sistemler büyük ölçüde şebeke bağlantılı olarak çalıştırılmaktadır. FV sistemden üretilen enerji ise devlet teşvikleri ile iyi bir fiyatla satılabilmektedir. Böylelikle hem temiz enerji üretimi gerçekleştirilmekte hem de FV sistemlerin geri ödeme süresi bittikten sonra ekonomik olarak yarar sağlamaktadır. Şebeke bağlantılı sistemlerin en kritik parçalarından birisi eviriciler olduğu için bu alanda pek çok çalışma yapılmaktadır. Çünkü FV modül veriminin yanı sıra güç elektroniği dönüştürücülerinin verimi de çok önemlidir. Bu çalışmaların temel hedefi maliyet ve geri ödeme süresinin azaltılması, sistemin veriminin ve güvenilirliğinin artırılmasıdır. Tarihsel süreç içerisinde Şekil 3.6'da şebeke bağlantılı FV sistemlerde kullanılan evirici yapıları gösterilmiştir. Bu eviriciler; merkezi eviriciler, dizi eviriciler, çoklu-dizi eviriciler ve mikro eviriciler (Modüle entegre eviriciler) olarak sınıflandırılabilir. Her bir evirici yapısının kendi içerisinde avantajları vardır.



Şekil 3.6: (a) Küçük sistemler/konut, (b) Küçük sistemler/konut, (c) Konut, (d) Ticari/konut ve (e) Ticari/büyük ölçekli uygulamalar için şebeke bağlantılı FV sistemler (Blaabjerg ve Ionel, 2017).

Günümüzde ise her bir modülde ayrı ayrı MPPT kontrol gerçekleştirilmesinden dolayı genel sistem verimi yükseldiği için mikro eviricilere ilgi de artmaktadır. Bu gruptandırımadaki her bir evirici alt başlıklarda sırasıyla açıklanmıştır.

3.3.1. Mikro-eviriciler (MI)

FV enerji santrallerinde yıllık enerji üretim miktarını daha da arttırmak için Şekil 3.6 (a) ve (b)'de gösterildiği gibi FV modül entegreli eviriciler (mikro-eviriciler) kullanılabilir. Bu yapıda her bir FV modül kendisine ait DA-DA dönüştürücü ya da DA-AA dönüştürücüye sahiptir. Genel olarak MI'ler 100W-500W güç aralığındadır. Ancak ekonomik olarak merkezi ve dizi eviricilere kıyasla Watt başına düşen en yüksek evirici maliyeti MI'lere aittir.

MI'lerde MPPT kontrolü her bir FV modül için ayrı ayrı yapılır. Özellikle FV modüllerin gölge altında kalması durumunda her bir MI'li FV modül en iyi MPP noktasını kendisi kolaylıkla takip eder. Dolayısıyla merkezi ve dizi eviricilere kıyasla MI'li FV sistemde MPPT verimi yükseldiği için yıllık daha fazla enerji üretimi gerçekleştirilmektedir. Dolayısıyla MI'li FV sistemlerin geri ödeme süresi diğer eviricilere kıyasla daha kısadır.

Yukarıda açıklanan diğer eviriciler gibi MI'li FV sistemlerde yüksek gerilim ve akım kapasiteli DC güç iletim kabloları kullanılmaz. Aksine düşük akım ve gerilim kapasiteli DC ve AC iletim kabloları kullanılır. Dolayısıyla genel sistemin güç iletim kayıpları azaltılır. Ayrıca DC koruma ekipmanlarına ihtiyaç duyulmadığı için bütün sistemin kurulum maliyeti azalacaktır.

Merkezi ve dizi eviricilerle yüksek akım kapasiteli DC kablolardaki iletim kayıplarını azaltmak için FV modüller birbirine çok yakın konumlandırılmalıdır. Çatı üstü kurulum gereken konut tipi uygulamalarında FV sistem kurulumu için uygun alan dağınık bölgelerde olabilir. İstenilen FV sistem kurulumunu sağlamak için daha fazla zamana, daha fazla eğitilmiş çalışana ihtiyaç duyulması finansal olarak bir maliyettir. MI'ler ise tam aksine binanın dağınık bölgelerine kolaylıkla kurulabilir. Şebekeye bağlantısı ise yüksek akım kapasiteli DC iletim kabloları kullanılmadığı için binanın AC kabloları vasıtasıyla gerçekleştirilebilir. Binadaki çok dar bölgeler bile FV modül kurulumu için kullanılabilir. FV modüle bütünleşmiş MI'lerin tak ve çalıştır özelliğinden dolayı eğitimli çalışan personele ihtiyaç kalmadan müşteriler bile FV

sistemin kurulumunu yapabilirler. Böylece sistem kurulum maliyeti oldukça düşürülebilir.

MI'ler tek aşamalı ya da iki aşamalı güç dönüşümüne sahiptir. Tek fazlı MI'ler Bölüm 1.2'de açıklandığı gibi üç farklı mimariden oluşmaktadır. Bunlar; Şekil 1.2'de gösterildiği gibi yüksek frekanslı tek aşamalı mikro eviriciler (Kummari ve ark., 2018), pseudo-DC-link (Gao ve ark., 2014) mikro eviriciler ve iki aşamalı DC-link (Z. Zhang ve ark., 2018) mikro evirici yapıları gösterilmiştir.

Günümüzde daha düşük DC link gerilimine sahip olmasından dolayı tek fazlı MI'ler daha çok talep görmesine rağmen üç fazlı MI'ler de üretilmektedir (D. Zhang ve ark., 2011). Tek fazlı MI'lerin en önemli dezavantajı şebekenin iki katı frekansta güç dalgalanmasına sahip olmasıdır (H. Wang ve Blaabjerg, 2014). Bu dalgalanmayı ortadan kaldırmak için yüksek kapasiteli elektrolitik dekuplaj kapasitörlerine ihtiyaç duyulur. Bu durumda sistemin güvenilirliği azalmaktadır. Elektrolitik kapasitörlerin ömrü ortam sıcaklığından çok etkilenmektedir. MI'ler ise FV modülün arkasına konumlandırıldığı için FV modülün arka tarafının sıcaklığı 85°C'ye kadar çıkabilir. Bu durumda elektrolitik kapasitörün ömrü 20000 saat azaldığı için FV modülden ömrü daha kısa olur. Bu yüzden elektrolitik dekuplaj kapasitörü yerine film kapasitörlü MI topolojileri geliştirilmiştir (Hu, Harb, Kutkut, Shen, ve ark., 2013; Knabben ve ark., 2017). Üç fazlı MI'lerde bu dezavantajın ortadan kaldırılması pahasına daha yüksek DC bara gerilimine ihtiyaç duyulur. Bu durumda daha fazla ve büyük boyutlu komponentler kullanıldığı için maliyet de artacaktır (Chen ve ark., 2014). Dolayısıyla üç fazlı MI'lerin maliyeti tek fazlı MI'lere kıyasla daha fazladır. MI'lerin verimleri ise merkezi ve dizi eviricilere kıyasla %1-2 daha düşüktür. Örneğin Enphase firmasının üretmiş olduğu MI %97.5 verimliliğe sahiptir (*IQ8HC Microinverter* | Enphase, 2024). Ancak daha önce belirtilen avantajlardan dolayı genel sistem kurulum maliyetinden ve MPPT verimliliğinden dolayı MI'lı FV sistemler, merkezi ve dizi eviricili FV sistemlerle yarışabilecek düzeye gelmiştir. Bu yüzden literatürde tek fazlı MI'ler için çok fazla topoloji önerilmiştir. Bu tez çalışmasında tek fazlı iki aşamalı MI uygulaması için yeni manyetik kuplajlı DA-DA dönüştürücü topolojisi önerilmiştir.

3.3.2. Dizi Eviriciler

FV sistemde MPPT verimliliği, Şekil 3.6(c) ve (d)'de gösterildiği gibi her bir FV dizi ayrı bir DC girişle dizi eviricisine ya da DA-DA dönüştürücü ve genel bir

eviriciyle bağlanarak arttırılabilir. Böylece her bir dizide atmosferik hava koşullarına bağlı olarak bireysel bir MPP çalışma noktasına sahiptir. Böylece FV sistemden elde edilen yıllık enerji toplamı arttırılır. Dizi eviriciler 1-10 kW güç seviyesinde kullanılırken 60 kW'a kadar çoklu dizi eviriciler kullanılır. Çoklu dizi eviriciler aynı zamanda mini merkezi evirici olarak tanımlanır. Şekil 3.6(d)'deki mini merkezi evirici yapısı MW seviyesindeki FV santrallere uygulandığında herhangi bir FV dizide arıza meydana geldiğinde sadece o FV dizi bakıma alınır. Diğer FV diziler ise enerji üretimine devam ederler. Böylece modüler bir yapı elde edilmiş olur. Hatta FV enerji santrali genişletilmek istendiğinde diğer FV dizilerde enerji üretimi devam ederken FV santral kapasitesi arttırılabilir. Bu sayede gereksiz enerji kayıpları en düşük seviyede tutularak azaltılır. Ayrıca evirici gerilim akım taşıma kapasitesi düşürüldüğü için iletim ve anahtarlama kayıpları azalır. Bu avantajlara rağmen dizi eviricilerde de yüksek DC koruma ekipmanlarına ihtiyaç duyulması, aynı dizideki FV modüller arasındaki güç uyumsuzlukları ve anahtarlama ve iletim kayıpları gibi sorunlar devam etmektedir.

3.3.3. Merkezi Eviriciler

Şekil 3.6 (e)'de gösterildiği gibi merkezi eviriciler (CI) genellikle birçok paralel bağlı FV dizisine bağlanır. Böylece eviricinin DC barasına bağlı binlerce FV panelden oluşan bir FV dizisi oluşur. Bu sistemde 700 V-1 kV gibi gerilim seviyesini elde etmek için pek çok FV modül seri bağlanmıştır. Merkezi evirici yüksek gerilimli DC gerilimi tek veya üç fazlı şebekeye AC elektrik olarak dönüştürmek için kullanılır. Bu çözüm kW başına düşen evirici maliyeti için en ucuz çözümdür. Fakat bütün FV modüllerin birbirine bağlı olmasından kaynaklı FV modüllerin gölge altında kalması durumunda bütün sistem için global MPP çalışma noktasını belirlemek oldukça güçtür. Dolayısıyla yıllık enerji üretimi diğer evirici yöntemlerine göre daha azdır. Bütün sistemin geri ödeme süresini uzatır. Gölgeleme durumunda muhakkak FV modüller arasında bypass diyotlar konulmalıdır. Aksi halde gölgede kalan FV modül aşırı ısınmadan dolayı zarar görebilir. Ayrıca FV dizide meydana gelen yüksek akım ve gerilim seviyesi için özel olarak tasarlanmış DC koruma ekipmanları yüksek maliyetlidir. Yüksek akım ve gerilimden dolayı evirici anahtarlama elemanları üzerindeki stres yüksektir.

3.4. Şebeke Bağlantısı Standartları

Fosil yakıtların yerini yenilenebilir enerji kaynaklarının alması için FV ve rüzgar gibi yenilenebilir enerji kaynaklarının şebekeyle entegrasyonu gün geçtikçe artmaktadır. Özellikle FV sistemlerdeki gelişmeler ve teknolojik yenilikler, kurulum maliyetleri açısından diğer sistemlerle oldukça rekabetçi kılmıştır. Ancak FV sistemin doğasından kaynaklı şebekede teknik sorunlar ortaya çıkmıştır. FV sistemin şebekeye dahil olmasında karşımıza çıkan temel sorunlar FV maksimum güç üretimindeki gerilim yükselmeleri, şebeke frekansındaki sapmalar, anlık güç üretimindeki düşüşlerden kaynaklı şebekedeki gerilim dalgalanmasıdır. Dolayısıyla FV sistemlerde kullanılan eviricilerin şebekeye bağlanırken şebeke arayüzünün karakteristiğini belirten IEC 61727, düşük gerilimli dağıtım şebekesine paralel bağlanma koşullarını belirten EN 50438, harmonik akım sınırlarını belirten IEC61000-3-2, elektromanyetik emisyon için IEC 61000-3-3 ve gerilim dalgalanmaları için IEC 61000-3-3 standartlarını sağlaması gerekmektedir.

Aşırı/Düşük Gerilim: Şebeke gerilimi nominal gerilimde çalışırken standartlarda belirtilen kesin sınırlar içerisinde güç üretimi ve yük koşullarına göre zaman içerisinde bu gerilim değişiklik gösterebilir. Şebekedeki herhangi bir problem durumunda eviricinin aşırı/düşük gerilim sınırları arasında çalışabilmesi gerekir. Ayrıca şebeke belirlenen sınırların dışına çıktığı zaman eviricinin aşırı/düşük gerilime karşı kendini korumaya alması için çalışmasını durdurmalıdır. Tablo 3.1’de IEEE1547 standartlarına göre belirli zaman diliminde belirtilen limitler sunulmuştur (*IEEE 1547-2018*, 2018).

Güç faktörü (PF): Nominal çıkış gücünün %50’sinden fazla bir çıkış gücü üretildiğinde FV sistemin geri güç faktörü 0.9’dan büyük olacaktır. Standartlarda belirtilen PF gereksinimlerini karşılamak amacıyla invertörler güç faktörü bire yakın olacak şekilde tasarlanmıştır.

Tablo3.1: Aşırı/düşük gerilim sınırları

Gerilim	Maksimum çalışma süresi (sn)
$V < 0.5 \times V_{nominal}$	0.1
$\%50 < V < \%85$	2.0
$\%85 < V < \%135$	Sınırsız çalışma
$\%110 < V < \%135$	2.0
$\%135 \leq V$	0.05

Aşırı/Düşük Frekans: Eviricinin standartlarda belirtildiği gibi $\pm 1\%$ aralığında şebeke frekansının sınırları arasında çalışması gerekmektedir. Eğer belirtilen frekans sınırlarının altında veya üstünde şebeke frekansı gözlemlenirse 0.2 sn'de evirici şebekeye enerji transferini kesmelidir (*IEEE 1547-2018*, 2018).

Akım harmonikleri: Akım ve gerilim harmonik bozulum sınırları standartlarda tanımlanmıştır. Evirici çıkış akımının tek ve çift harmonik maksimum bileşenlerinin sınırları standartlarda belirtilmiştir. Harmonik bileşen ve toplam harmonik bozulum (THD) sınırları Tablo 3.2'de verilmiştir (*IEEE 1547-2018*, 2018).

Tablo 3.2: Harmonik sınırlar

Tek harmonik bileşen(h)	Yüzde(%)
$h < 11$	4.0
$11 \leq h < 17$	2.0
$17 \leq h < 23$	1.5
$23 \leq h < 35$	0.6
$35 \leq h < 50$	0.3
THD	5.0

Bu tabloda belirtilmeyen çift harmonik bileşenler tek harmonik bileşenlerin %25'inden az olacaktır (*IEEE 1547-2018*, 2018).

Adalanma önlenmesi (Anti-islanding) çalışması: Elektrik şebekesi gerilim ve frekansı belirlenen sınırların dışına saptığında adalanma meydana gelir ve evirici şebekeye enerji transferine devam eder. Bakım ve tamir durumlarında hattın enerjili olduğunu bilmeyen elektrik işçileri adalanma çalışma durumundan zarar görebilirler. Bu tarz kazaları önlemek için belli bir zaman aralığında belirlenen sınırların dışındaki gerilim ve frekans sapmalarında evirici çalışmayı durdurmalıdır. Bu duruma adalanma önlenmesi çalışması denilmektedir (*IEEE 1547-2018*, 2018).

3.5. Özet


Bu bölümde FV sistemlerin temelleri ve eviriciler, literatürden istifade edilerek tanıtılmıştır. Özellikle FV hücrelerin durumu, çalışma mantığı ve MPPT kontrolün gerekliliği sırasıyla açıklanmıştır. FV eviricilerde yaygın olarak kullanılan MPPT algoritmalarının akış şemaları detaylı olarak açıklanmıştır. Özellikle MI'in FV modülde kısmi gölgelenme gibi her türlü atmosferik koşul altında diğer modüllerden bağımsız olarak FV modülün optimum MPP çalışma noktası kolaylıkla tespit edilir. Dolayısıyla

yıllık temiz enerji üretim kapasitesi diğer eviricilere kıyasla daha yüksektir. Aynı zamanda da yüksek DC iletim kablolarına ve DC koruma ekipmanlarına ihtiyaç duyulmadığı için, rahatlıkla dağıtık bölgesi her alanda kullanılabilir. Dolayısıyla MI'li FV sistemlerde kurulum, bakım, tamir maliyetleri düşürülmüştür. Sonuç olarak MI'li FV sistemin geri ödeme süresi azaltılmıştır. Ayrıca FV sistemlerinin elektrik şebekesine entegrasyonu için uluslararası kuruluşlar tarafından belirlenen standartlar da bu bölümde açıklanmıştır. Genel FV sistem maliyetinden ayrı olarak MI'lerin % 94-97 verimle dizi ve merkezi eviricilere kıyasla daha düşük verimli olması, düşük güç kapasitesinden (100-500W) dolayı yüksek maliyetli olması bilimsel araştırmaları gerekli kılmıştır.



4. ŞEBEKE BAĞLANTILI FV EVİRİCİLER İÇİN YÜKSEK GERİLİM KAZANÇLI ÇOK KATMANLI DEĞİŞTİRİLMİŞ Y KAYNAKLI DA-DA DÖNÜŞTÜRÜCÜ TASARIMI


Bu bölümde, şebeke bağlantılı iki aşamalı tek fazlı FV evirici için yeni çok katmanlı değiştirilmiş Y-Kaynak (çk-d Y-Kaynak) dönüştürücü topolojisi tasarlanmış ve analiz edilmiştir. Önerilen bu topolojinin devre şeması Şekil 4.1'de gösterilmektedir. Bu topolojide iki katmanlı yapı sayesinde anahtarlama elemanları üzerindeki akım ve gerilim stresi azaltılmıştır. Aynı zamanda giriş akım dalgalılığı ve çıkış gerilimi dalgalılığı azaltılmıştır. Ayrıca giriş indüktansı ve üç sargılı manyetik kuplajlı nüve tasarımı daha küçük hacimli olarak gerçekleştirilmiştir. Böylece daha küçük güç ve gerilim oranında anahtarlama elemanları seçimi gerçekleştirilmiştir. Topolojiyi besleyen kaynak gücü iki farklı yol üzerinden dağıtılarak giriş akımı paylaştırıldığı için dönüştürücünün EMI performansı ve dinamik tepkisi iyileşebilir. Ayrıca dönüştürücünün pasif devre bileşenlerinin hacmi, boyutu, ağırlığı ve uygulama maliyeti azalacaktır.



Şekil 4.1: Önerilen çok katmanlı d-Y kaynak topolojisinin devre şeması.

4.1. ÇK-d Y kaynaklı DA-DA Dönüştürücünün Çalışma Prensibi


Şekil 4.1'de gösterildiği gibi çk d-Y kaynağı topolojisinin şeması iki adet paralel d-Y kaynak hücresinden oluşturulmuştur. Önerilen çk d-Y topolojisinin kararlı durumda çalışma durumundaki analizi, anahtarların (Q_1, Q_2) çalışma koşulları dikkate alınarak gerçekleştirilebilir. Şekil 4.1'deki eşdeğer devredeki değişkenler şu şekilde tanımlanmıştır. N_1, N_2 ve N_3 ifadesi manyetik kuplajlı üç sargının sarım sayısını, L_m manyetik kuplajlı olarak bağlı bu sargıların mıknatıslanma endüktansını, L_1, L_2 her bir hücrenin giriş indüktansını, Q_1, Q_2 her bir hücrenin anahtarlama elemanını, D_1, D_2, D_3, D_4 pasif diyotları, $C_1, C_2, C_3, C_4, C_{dc}$ ise kapasitörleri ifade etmektedir. Şekil 4.2'de gösterildiği gibi doluluk oranı 0.5'ten büyük olan çk-d Y kaynaklı dönüştürücü için 180° faz kaydırma yöntemi ile sırasıyla Q_1 ve Q_2 anahtarlama elemanlarının sürme kapı sinyallerinin oluşumu gösterilmiştir. Böylece kaynakta üretilen güç yarı yarıya paylaştırılarak DC linke aktarılır. Şekil 4.2'de görüldüğü gibi, doluluk oranının 0.5'ten büyük olduğu çalışma koşulunda Q_1 ve Q_2 anahtarları için 4 farklı çalışma bölgesi oluşur.



Şekil 4.2: Önerilen çk-d Y Kaynaklı dönüştürücünün kontrol sinyalleri ve akımları.

I. bölgede Q_1 ve Q_2 kapalı, II. bölgede Q_1 kapalı Q_2 açık, III. Bölgede Q_1 ve Q_2 kapalı, IV. bölgede ise Q_1 açık Q_2 kapalıdır. Bu topolojiyi kolaylıkla anlamak için sadece ilk katman üzerinden çk-d Y kaynaklı DA-DA dönüştürücünün çalışma prensibi açıklanmıştır. Yapılan analiz boyunca DC linkteki kapasitör için kararlı durumda çıkış geriliminin sabit olarak korunabildiği ve güç anahtarlarının ideal durumda çalıştığı

kabul edilmiştir. Şekil 4.3'te gösterildiği gibi Q_1 anahtarının bir periyotlu çalışması göz önünde bulundurulduğunda Q_1 anahtarı I., II. ve III. bölgede kapalıyken, IV. bölgede açıktır.



Şekil 4.3: Önerilen çk-d Y kaynaklı DA-DA dönüştürücünün çalışma durumları (a) I.bölge: Q_1 ve Q_2 kapalı, (b) II.bölge: Q_1 kapalı Q_2 açık, (c) III.bölge: Q_1 ve Q_2 kapalı, (d) IV. bölge: Q_1 açık Q_2 kapalı. ($D > 0.5$)

Q_1 anahtarı kapalıyken D_1 ve D_2 diyotu doğal olarak açıktır. Bu durumda giriş kaynağı giriş bobinini şarj ettiği için L_1 indüktörünün akımı lineer olarak artmaktadır. C_1 kapasitörü üzerindeki enerji, C_2 kapasitörü ve üç sargılı kuplajlı indüktörde depolanır. Yani C_1 kapasitörü deşarj olurken C_2 kapasitörü şarj olur. DC link kapasitörü C_{dc} , DC linki beslemeye yani deşarj olmaya devam eder. Şekil 4.3(d)'de Q_1 anahtarı açıldığında D_1 ve D_2 diyotu doğal olarak kapalıdır. Giriş kaynağı, giriş indüktörü ve üç sargılı kuplajlı indüktör tarafından C_1 kapasitöründe enerji depolanır yani şarj olur. Ayrıca giriş kaynağı, giriş indüktörü, C_2 kapasitörü ve üç sargılı kuplajlı indüktörü ise DC link kapasitörünü C_{dc} şarj eder. İkinci katmandaki Q_2 anahtarı ise 180° faz farkı ile kontrol edildiği için aynı çalışma prensibi ikinci katmanda oluşmaktadır. Q_1 anahtarının açık ve kapalı durumları için Kirchoff'un gerilim yasaları (KGY) kullanılarak giriş ve mıknatıslanma endüktansı gerilim denklemleri elde edilir. Q_1 anahtarı kapalı konuma getirildiğinde Şekil 4.3'te I., II. ve III. bölgeler için 1. ve 2. göze KGY uygulanırsa giriş ve mıknatıslanma endüktans gerilim denklemleri elde edilir. Q_1 anahtarı açık konuma getirildiğinde Şekil 4.3'te IV. bölge için 1. ve 2. göze KGY uygulanırsa giriş ve mıknatıslanma endüktans gerilim denklemleri elde edilir (Altıntaş ve Kulaksız, 2023).

Sürekli durum analizinde T periyotta bobin üzerinde depolanan ortalama gerilim değeri sıfır olacağı için L_1 indüktörü üzerindeki ortalama gerilimi Denklem (4.1)'den elde edilir.

$$DV_{in} + (1 - D)(V_{in} + V_{C2} - V_{dclink}) = 0 \quad (4.1)$$

Mıknatıslanma indüktansı üzerindeki ortalama gerilim değeri de sıfır olacağı için Denklem (4.2) elde edilir.

$$D \frac{N_1(V_{C1} - V_{C2})}{N_3 - N_2} + (1 - D) \left(-\frac{N_1}{N_1 + N_3} V_{C2} \right) = 0 \quad (4.2)$$

Şekil 4.3'te giriş kaynağı (V_{in}), C_1 ve C_2 kapasitörünü kapsayan bir göze KGY uygulanır. Bilindiği üzere L_1 ve manyetik kuplajlı indüktörler üzerindeki ortalama gerilim bir anahtarlama periyodunda sıfır olacağı için bu denklem sadeleştirildikten sonra Denklem (4.3) elde edilir.

$$-V_{in} + V_{L_1} - V_{C2} - V_{N3} + V_{N2} + V_{C1} = 0$$

$$V_{C2} = V_{C1} - V_{in} \quad (4.3)$$

Sonuç olarak bu denklemlerin sadeleştirilmesi sonucunda kapasitör gerilimleri ve gerilim yükseltme kazancı denklemleri elde edilebilir.

$$V_{C1} = V_{in} \left(1 + \frac{KD}{1-D} \right) \quad (4.4)$$

$$V_{C2} = V_{in} \frac{KD}{1-D} \quad (4.5)$$

$$B = \frac{V_{dclink}}{V_{in}} = \frac{1 + KD}{1-D} \quad (4.6)$$

Denklem (4.6)'daki K simgesi sargı faktörünü, B simgesi gerilim kazancını, D simgesi ise doluluk oranını ifade eder ve sargı oranı ifadesi Denklem (4.7)'den elde edilir.

$$K = \frac{N_3 + N_1}{N_3 - N_2} \quad (4.7)$$

Denklem (4.6) incelendiğinde sargı faktöründen bağımsız olarak doluluk oranı sıfır ile bir arasında ayarlanabilir. Diğer Y kaynaklı topolojilerde ise gerilim yükseltme kazancı sargı faktörüne bağlıdır ve K değeri arttıkça doluluk oranı aralığı daralmaktadır (Forouzesh ve ark., 2015; Siwakoti ve ark., 2014b, 2015a). Denklem (4.7)'nin tanımsız olmaması için üçüncü sargı sarım sayısı N_3 değeri, ikinci sargı sarım sayısı N_2 'den büyük olmalıdır.

Önerilen çk-d Y kaynaklı dönüştürücü şebeke bağlantılı FV uygulamalar için H köprü eviricinin DC link gerilimini yükseltmek için kullanılabilir. Sonuç olarak tek fazlı H köprü eviricinin anahtarlama elemanları sinüzoidal darbe genişlik modülasyonu kullanılarak kontrol edilmektedir. Bu yüzden eviricinin maksimum çıkış gerilimi ifadesi, Denklem (4.8)'de verilmiştir.

$$\hat{V}_{ac} = V_{dclink} M = V_{in} B M \quad (4.8)$$

Denklem (4.8)'deki M ifadesi ç-k-d Y kaynaklı FV eviricinin modülasyon indeksi oranını ifade etmektedir.

4.1.1. Aktif Devre Elemanları üzerindeki Gerilim Stresi

Devre elemanlarının seçimi için aktif anahtarlama elemanları, diyotlar ve kapasitörlerin gerilim stresi analizi gerçekleştirilmiştir. Gerilim yükseltme katmanında kullanılan anahtarlama elemanları üzerindeki gerilim stresi anahtarlar açıkken meydana gelir. Bu durumda yükseltme anahtarı üzerindeki gerilim stresi Denklem (4.9)'da verilmiştir. Denklem (4.5) ve (4.6), Denklem (4.9)'da yerine yazılarak Denklem (4.10) elde edilmiştir.

$$V_{Q_{1,2}} = V_{dclink} - V_{C_{2,4}} \quad (4.9)$$

$$\frac{V_{Q_{1,2}}}{V_{in}} = \frac{B + K}{1 + K} = \frac{1}{1 - D} \quad (4.10)$$

Bu denklemdeki $V_{Q_{1,2}}$ ifadesi gerilim yükseltme katmanındaki anahtarlama elemanı üzerindeki gerilim stresini ifade etmektedir. Açıkça görülmektedir ki anahtarlama elemanı üzerindeki gerilim stresi giriş gerilimine ve doluluk oranına bağlıdır. Doluluk oranı ve giriş gerilimi değeri arttıkça gerilim stresi de artacaktır. FV uygulamalar için doluluk oranı çalışma aralığı komponent seçimi için oldukça önemlidir. FV uygulamalar için yapılan tasarımlarda maksimum doluluk oranı değerine göre komponent seçimi yapılır. $Q_{1,2}$ anahtarları kapalıyken diyotlar doğal olarak açık olduğu için bu durum göz önünde bulundurularak diyotlar üzerindeki gerilim stresi hesaplanmıştır.

$$\frac{V_{d_{1,3}}}{V_{in}} = \frac{K^2 + KB}{K + 1}, \quad \frac{V_{d_{2,4}}}{V_{in}} = \frac{B + K}{1 + K} \quad (4.11)$$

D_1, D_2, D_3 ve D_4 diyotları üzerindeki gerilim stresi manyetik kuplajlı sargıların sarım faktörüne ve gerilim yükseltme kazancına bağlıdır. Ayrıca $C_{1,3}$ ve $C_{2,4}$ kapasitörleri üzerindeki gerilim stresi Denklem (4.4) ve (4.5)'in sadeleştirilmesiyle Denklem (4.12) elde edilmiştir.

$$\frac{V_{C1}}{V_{in}} = \frac{KB + 1}{K + 1}, \quad \frac{V_{C2}}{V_{in}} = \frac{KB - K}{K + 1} \quad (4.12)$$

$$V_{S_{inv}} = V_{dc_link} = B \cdot V_{in} \quad (4.13)$$

Evirici anahtarlama elemanları üzerindeki gerilim stresi anahtarların açık olduğu durumda meydana gelir. Bu durumda her bir anahtar üzerindeki gerilim stresi Denklem (4.13)'teki gibi DC link gerilimi kadardır. Bu denklem göstermektedir ki evirici anahtarlama elemanları üzerindeki gerilim giriş gerilimine ve gerilim yükseltme kazancına bağlıdır.

4.2. Çk-d Y Kaynaklı Dönüştürücünün Akım Stresi Analizi

Fotovoltaik uygulamalar için önerilen çk-d Y kaynaklı topolojisinin pasif devre elemanlarının tasarımı için akım stresi analizi kritiktir.

4.2.1. Kapasitör hesabı

Bir anahtarlama periyodunda bobin üzerindeki ortalama gerilim ve kapasitör üzerindeki ortalama akım değeri sifıra eşittir. Şekil 4.1'de gösterilen eşdeğer devrede kapasitör üzerindeki ortalama akım değeri sifır olduğu için N_2 sargısı üzerinden geçen akımın ortalaması da sifırdır. D_2 diyotunun anot terminaline Kirchoff'un akım yasaları (KAY) uygulanırsa C_2 ve C_{dc} kapasörleri üzerindeki ortalama akım da sifır olacağı için N_3 sargısından geçen ortalama akım, çok katmanlı yapıdan dolayı DC link ortalama akımının (I_{dc}) yarısına eşittir. N_1, N_2 ve N_3 sargılarının birleşim noktasına KAY uygulanırsa ortalama N_2 sargısı akımı sifır olacağı için ortalama N_3 ve N_1 sargısı akımları birbirine eşit olacaktır. Bu çıkarımla Denklem (4.14) elde edilmiştir.

$$I_{N1} = I_{N3}, \quad I_{N2} = 0, \quad I_{N3} = \frac{I_{dc}}{2} \quad (4.14)$$

Manyetik kuplajlı sargı üzerine amper-sarım yasası uygulanırsa Denklem (4.15) elde edilir. Bu denklemdeki I_{Lm} simgesi nüvenin mıknatıslanma akımının ortalama değerini ifade etmektedir.

$$N_1(I_{N1} - I_{Lm}) + N_2 I_{N2} + N_3 I_{N3} = 0$$

$$I_{Lm} = I_{N1} + \frac{N3}{N1} I_{N3} = \frac{\left(1 + \frac{N3}{N1}\right) I_{dc}}{2} \quad (4.15)$$

Q_1 anahtarı kapalıyken D_1 diyotu doğal olarak açıktır. Bu durumda mıknatıslanma akımı (i_{Lm}), N_1 sargısı üzerinden akacaktır. Bu yüzden N_2 ve N_3 sargısı akımları birbirine eşit olacaktır. Bu durumdayken kuplajlı bobinlere KAY ve amper-sarım yasası uygulanırsa Denklem (4.16) elde edilir.

$$I_{N2}(ON) = I_{N3}(ON)$$

$$N_1 I_{Lm} + N_2 I_{N2}(ON) - N_3 I_{N3}(ON) = 0 \quad (4.16)$$

Bu denklem sadeleştirilirse Denklem (4.17) elde edilir.

$$I_{N2}(ON) = I_{N3}(ON) = \frac{N1}{N3 - N2} I_{Lm} \quad (4.17)$$

Q_1 anahtarı kapalıyken C_1 kapasitörü akımı i_{N2} akımına eşittir. C_2 kapasitörü akımı ise i_{N3} akımına eşittir. Bu durumda kapasitör akımı genel denkleminde kapasitör gerilim dalgalılığı ($\Delta v_{C1}, \Delta v_{C2}$) ve kapasitör değerleri (C_1, C_2) denklemleri elde edilmiştir.

$$\Delta v_{C1} = \frac{N1 I_{Lm}}{N3 - N2} \cdot \frac{D}{C_1 f_b}, \quad \Delta v_{C2} = \frac{N1 I_{Lm}}{N3 - N2} \cdot \frac{D}{C_2 f_b} \quad (4.18)$$

$$C_1 = \frac{N1 I_{Lm}}{N3 - N2} \cdot \frac{D}{\Delta v_{C1} f_b} = \frac{N1 I_{Lm}}{N3 - N2} \cdot \frac{D}{V_{C1} \% r_v f_b} = \frac{K I_{dc}}{2} \cdot \frac{D}{\Delta v_{C1} f_b} \quad (4.19)$$

$$C_2 = \frac{N1 I_{Lm}}{N3 - N2} \cdot \frac{D}{V_{C2} \% r_v f_b} = \frac{K I_{dc}}{2} \cdot \frac{D}{\Delta v_{C2} f_b}$$


(4.19) denklemi incelendiğinde, kapasitör değerleri dönüştürücü gücüne (I_{dc}), sargı oranına (K), anahtarlama frekansına (f_b), gerilim dalgalılığına ($\Delta v_{C_{1,2}}$) ve doluluk oranına (D) bağlıdır.

Çk-d Y kaynaklı DA-DA dönüştürücünün girişi FV modül tarafından beslenmiştir. Dolayısıyla giriş gerilim dalgalanmasını sınırlandırmak için FV modüle paralel giriş kapasitörü kullanılmalıdır. Kapasitör gerilim dalgalılığı indüktans akımının dalgalanmasına, yani Şekil 4.2'deki giriş akımının dalgalanmasına bağlıdır. Giriş kondansatörü akımı sıfırdan büyük olduğunda kondansatör şarj edilir. Bu nedenle Şekil 4.2'de kondansatör akımının pozitif olduğu alan kullanılarak giriş kondansatör değeri Denklem (4.20) kullanılarak hesaplanmıştır. Buradaki en önemli husus 180° faz kaydırma yönteminden dolayı giriş akımının dalgalılık frekansı anahtarlama frekansının iki katıdır. Dolayısıyla $T_b = T_s/2$ 'dir.

$$\Delta Q = \frac{1}{2} \frac{\Delta I_{in}}{2} \frac{T_b}{2} = \frac{\Delta I_{in} T_s}{16} = \Delta V_{in} C_{in}$$

$$C_{in} = \frac{\Delta I_{in}}{16 \Delta V_{in} f_s} = \frac{\alpha \Delta I_L}{16 \Delta V_{in} f_s} = \frac{\alpha V_{in} D}{16 f_s^2 L_{1,2} \% r_v} \quad (4.20)$$


Bu denklemdeki α ifadesi, giriş akımı dalgalanma faktörünü simgelemektedir. Şekil 4.4'e göre çk-d Y kaynaklı DA-DA dönüştürücü için maksimum doluluk oranının 0.6 olduğu kabul edilirse giriş akımı dalgalılığı faktörü (α) 0.3 olacaktır.



Şekil 4.4: Doluluk oranı değişimine bağlı giriş akımı dalgalılık faktörünün değişimi, $\alpha = f(D)$.

Bu şekildeki n ifadesi katman sayısını simgelemektedir. Katman sayısı arttıkça giriş akımı dalgalılığı azalmaktadır. İki katmanlı bu topolojide doluluk oranı 0.5 için giriş akımı dalgalılığı yaklaşık sıfır olur. Denklem (4.20)'deki $\%r_v$ ifadesi giriş kapasitörü gerilimi dalgalılık oranını ifade etmektedir ve bu değer %0.1 olarak kabul edilmiştir.

Tek fazlı şebeke bağlantılı eviricilerinde Şekil 4.5'teki gibi FV modülde üretilen giriş gücü anlık olarak sabitken DC-link gücü $P_{dc}(t)$ 'de, elektrik şebekesi frekansının iki katı oranında dalgalı bir güç meydana gelir.



Şekil 4.5: Dekuplaj kapasitörü güç dalgası.

Bu durumda şebekeye sinüzoidal akım enjekte edildiği için Denklem (4.21)'deki gibi eviricinin çıkış gücü zamanla değişir.

$$P_o(t) = V(t) \times I(t) = V \sin(w_o t) \times I \sin(w_o t + \theta) \quad (4.21)$$

Denklemdaki w_o şebeke frekansını, θ ise şebeke gerilimi ile akımı arasındaki faz açısını ifade etmektedir. Faz farkı, güç faktörünün bire eşit olduğu durumda sıfırdır. Bu durumda anlık çıkış gerilimi Denklem (4.22)'deki gibi yazılabilir.

$$P_o(t) = \frac{VI}{2} + \frac{1}{2} VI \cos(2w_o t) \quad (4.22)$$

Bu denkleme göre evirici çıkış gücü iki farklı bileşenden oluşur. 1. ifade çıkış gücünün sabit olduğu ortalama değeri, 2. ifade şebeke frekansının iki katı frekansta dalgalı çıkış gücünü temsil etmektedir. Kayıpsız bir sistemde DC link çıkışındaki güç FV modülün ürettiği güce eşittir. Bu güç ise evirici giriş gücünün ortalamasına eşittir

($P_{DC} = P_{FV} = VI/2$). Zamanla değişen dalgalı güç ifadesinden dolayı FV güç ile DC-link gücü arasında uyumsuzluk meydana gelir. Dolayısıyla MPP kontrol etkin olarak gerçekleştirilemez. İşte bu problemin üstesinden gelmek için dalgalı gücü depolayabilen dekuplaj kapasitörleri kullanılır.

Periyodun yarısında dekuplaj kapasitörüne şarj veya deşarj durumundaki enerji Şekil 4.5'teki yarım periyodun altındaki taralı alanın integrali hesaplanarak Denklem (4.23) bulunur.

$$E_{CD} = 2 \left(\int_0^{\frac{1}{8f_{\text{sebeke}}}} (P_{dc} - P_o(t)) dt \right) \quad (4.23)$$

$$= \frac{1}{2} C_D (U_{dc_{max}}^2 - U_{dc_{min}}^2)$$

Bu denklemdeki f_{sebeke} elektrik şebekesi frekansıdır. $U_{dc_{max}}$ ve $U_{dc_{min}}$ dekuplaj kapasitörünün maksimum ve minimum değerleridir.

Denklem (4.22) ve (4.23) kullanılarak dekuplaj kapasitörünün değeri bulunmuştur (Hu, Harb, Kutkut, Batarseh, ve ark., 2013).

$$C_{dc} = \frac{P_{dc}}{2\pi f_{\text{sebeke}} U_{dc} \Delta u} \quad (4.24)$$


Bu denklemdeki $U_{dc} = \frac{1}{2} (U_{dc_{max}} + U_{dc_{min}})$ dekuplaj kapasitörü ortalama gerilim değeridir. Ve bu kapasitördeki gerilim dalgalılığı ise $\Delta u = (U_{dc_{max}} - U_{dc_{min}})$ ifadesidir. Denklem (4.24)'e göre dekuplaj kapasitörünün değeri eviricinin gücüne (P_{dc}), şebeke frekansına (f_{sebeke}), DC link ortalama gerilimine (U_{dc}) ve izin verilen DC link gerilim dalgalanmasına (Δu) bağlıdır.

Tek aşamalı FV eviricilerde dekuplaj kapasitörü düşük gerilimli FV modül tarafına konulduğu için daha büyük sığalı dekuplaj kapasitörüne ihtiyaç duyulur. İki aşamalı FV eviricilerde DC link kondansatörü DA-DA ve DA-AA dönüştürücüleri arasına konulur. Ortalama DC-link gerilimi FV modül geriliminden oldukça yüksek olduğu için daha düşük sığalı dekuplaj kapasitörü kullanılır. DC-link için gerekli gerilim yükseltme işlemini gerçekleştirmesi için önerilen çk-d Y kaynaklı dönüştürücü

çıkışına çift katlı şebeke frekansındaki dalgalılığın yok edilmesi için dekaplaj kapasitörü bağlanmıştır.

4.2.2. Giriş indüktansı ve manyetik kuplajlı indüktansın hesabı

Üç sargılı manyetik kuplajlı indüktörlerinin ve giriş indüktörlerinin tasarımı orijinal Y-kaynaklı dönüştürücüdeki gibi gerçekleştirilir (Siwakoti ve ark., 2014b). Sınırdan iletim koşuluna (BCM) göre giriş indüktansının ve üç sargılı manyetik kuplajlı bobinin mıknatıslanma indüktansının minimum değerleri elde edilebilir. Fakat FV modülün bütün çalışma koşullarında önerilen bu topoloji sürekli iletim modunda (CCM) çalışması için tasarlanmıştır. Şekil 4.6'dan BCM'ye göre indüktörlerin sınır akımı dalgalılıkları sırasıyla $\Delta I_{L_{1,2}} = 2I_{L_{1,2}}(\min) = I_{in}(\min)$; $\Delta I_{L_m} = 2I_{L_m} = \left(1 + \frac{N_3}{N_1}\right) I_{dc}(\min)$ 'dir.



Şekil 4.6: CCM ve BCM durumunda çk-d Y kaynaklı DA-DA dönüştürücünün giriş ve üç sargılı manyetik kuplajlı bobinlerinin akım ve gerilim dalga formları

Şekil 4.6'ya göre Q_1 anahtarı kapalıyken giriş ve mıknatıslanma indüktansı akımı lineer olarak artar. Bu durum için giriş indüktansı üzerine düşen gerilim

$V_{L_{1,2}} = V_{in}$ 'dir. Mıknatıslanma indüktası üzerindeki gerilim düşümü ise $V_{L_m} = \frac{N_1(V_{C1}-V_{C2})}{N_3-N_2}$ 'dir. Bu durumda genel indüktans denkleminde yerine yazılırsa Denklem (4.25) ve (4.26) elde edilir.

$$L_{1,2_{BCM}} = \frac{V_{in}DT_s}{\Delta I_{L_{1,2}}} = \frac{V_{in}D}{I_{in}f_b} \quad (4.25)$$


$$L_{m_{BCM}} = \frac{N_1(V_{C1} - V_{C2})D}{\Delta I_M(N_3 - N_2)f_b} = \frac{N_1(V_{C1} - V_{C2})D}{I_{dc} \left(1 + \frac{N_3^2}{N_1^2}\right) (N_3 - N_2)f_b} \quad (4.26)$$

Şimdiye kadar çk-d Y kaynaklı DA-DA dönüştürücünün bütün tasarım denklemleri elde edilmiştir. Bir sonraki 4.3 numaralı başlıkta FV modülün kritik çalışma koşulları göz önünde bulundurularak iki aşamalı şebeke bağlantılı eviricinin yükseltme katmanı için önerilen çk-d Y kaynaklı DA-DA dönüştürücünün tasarım denklemleri kullanılarak her bir pasif devre bileşenin değeri hesaplanmıştır.

4.2.3. LCL Çıkış Filtresinin Tasarımı

Evirici çıkışında PWM kontrolüyle yüksek dereceli harmonikler ve ölü zaman kontrolüyle düşük dereceli harmonikler meydana gelir. Bu harmoniklerin elimine edilmeden şebekeye güç aktarılması şebekenin güç kalitesini bozar. IEEE 519-2014 standartlarında tüm elektrik üretim ekipmanlarının toplam talep bozulması (THD) %5 ile sınırlandırılmıştır. Bu nedenle evirici çıkışında pasif filtreye ihtiyaç duyulur. Büyük değerli indüktans gerekliliği, L filtresinin en temel dezavantajıdır. Şebeke empedansının değişkenliğinden dolayı ise LC filtrenin ikna edici kalitede filtreleme yapamaması en temel dezavantajdır. LCL filtre sisteminin maliyeti ve hacminin daha az olması ve şebeke empedansı etkisinin daha az olmasından dolayı şebeke bağlantılı sistemler için daha caziptir. LCL filtresinin neden olduğu rezonans, şebekeye bağlı eviricinin çıkış gücü kalitesini ve evirici sisteminin kontrol kararlılığını azaltır. Bu nedenle LCL filtre tasarımında rezonans frekansına karar vermek önemlidir. LCL filtresinin rezonansını bastırmak için seri pasif sönümlleme yöntemi kullanılmıştır. Şekil 4.7'de LCL filtre devre şeması verilmiştir. LCL filtre devresinin transfer fonksiyonunu elde etmek için LCL devre elemanlarının birleştiği noktaya KAY uygulanarak Denklem (4.27) elde

edilmiştir. Bu devrede s domeninde 1. ve 2. göze KGY uygulanarak Denklem (4.28) elde edilmiştir.



Şekil 4.7: LCL filtre devre şeması.

Bu devre şemasındaki i_c kapasitör akımını, i_{L_i} evirici tarafındaki akımı ve i_{L_g} ise şebeke tarafındaki akımı ifade etmektedir.

$$i_{L_i} - i_c - i_{L_g} = 0 \quad (4.27)$$

$$V_i = i_{L_i} L_i s + V_c \quad (4.28)$$

$$V_g = -i_{L_g} L_g s + V_c$$

$$V_c = i_c \left(\frac{1}{C_f s} + R_d \right) = (i_{L_i} - i_{L_g}) \left(\frac{1}{C_f s} + R_d \right) \quad (4.29)$$

Denklem (4.28) akım denklemlerini elde etmek için yeniden düzenlenirse aşağıdaki denklem elde edilir.

$$i_{L_i} = \frac{1}{L_i s} (V_i - V_c) \quad (4.30)$$

$$i_{L_g} = \frac{1}{L_g s} (V_c - V_g)$$

Denklem (4.30), evirici çıkış ve şebeke gerilimi ifadelerini elde etmek için yeniden düzenlenirse Denklem (4.31) elde edilir.

$$\begin{aligned}
V_i &= \left(L_i s + \frac{1}{C_f s} + R_d \right) i_{L_i} - \left(\frac{1}{C_f s} + R_d \right) i_{L_g} \\
L_i s + \frac{1}{C_f s} + R_d &= \left(\frac{1}{C_f s} + R_d \right) i_{L_i} - \left(L_g s + \frac{1}{C_f s} + R_d \right) i_{L_g}
\end{aligned} \tag{4.31}$$

$V_g = 0$ kabul edilirse LCL filtrenin transfer fonksiyonu $G_{PL}(s)$ elde edilir.

$$G_{PL}(s) = \frac{I_g(s)}{V_i(s)} = \frac{R_d C_f s + 1}{(L_i L_g C_f) s^3 + R_d C_f (L_i + L_g) s^2 + (L_i + L_g) s} \tag{4.32}$$

Tablo 4.1: LCL filtre komponentlerini hesaplamak için gerekli parametreler

Parametreler	Değer
Şebeke Gerilimi (U_n)	230 V
Evirici Çıkış Gücü (S_n)	430 W
DC link Gerilimi (U_{dc})	380 V
Anahtarlama Frekansı (f_s)	20 kHz
Şebeke Frekansı (f_n)	50 Hz

Tablo 4.1’de LCL filtre komponentlerini hesaplamak için gerekli parametreler verilmiştir. Filtre tasarımına başlamadan önce ilk olarak temel değerler hesaplanmalıdır. Daha sonra tasarıma geçilmiştir (Bauer, 2010). Denklem (4.33)’te öncelikle şebekenin temel empedans değeri hesaplanmıştır. Daha sonra Denklem (4.34)’ten temel kapasite değeri hesaplanmıştır.

$$Z_b = \frac{U_n^2}{S_n} = \frac{230^2}{430} = 123 \, \Omega \tag{4.33}$$

$$C_b = \frac{1}{\omega_n Z_b} = 25.8 \, \mu F \tag{4.34}$$

Filtre kapasitörü tasarımı üzerindeki reaktif güç tüketiminin nominal gücün %5’ini geçmemesi şartı göz önünde bulundurularak gerçekleştirilmiştir. Denklem (4.35) kullanılarak filtre kapasitörü hesaplanmıştır.

$$C_f = 0.05 C_b = 1.29 \, \mu F \tag{4.35}$$

Evirici indüktansı tasarımı çıkış akımı dalgalılığının nominal akım genliğinin %10’unu geçmemesi ön görülerek gerçekleştirilmiştir. Dolayısıyla ilk olarak akım

dalgalanması Denklem (4.36)'dan hesaplanmıştır. Daha sonra bu değer Denklem (4.37)'de yerine yazılarak evirici tarafı indüktansı hesaplanmıştır (Araújo ve ark., 2007).

$$\Delta I_{L_{max}} = \frac{0.1 P_n \sqrt{2}}{U_n} = 0.264 \text{ A} \quad (4.36)$$

$$L_i = \frac{U_{dc}}{16 f_s \Delta I_{L_{max}}} = 4.5 \text{ mH} \quad (4.37)$$

Şebeke tarafı indüktansı da Denklem (4.38)'den hesaplanmıştır.

$$L_g = r L_i = 1.1 \text{ mH} \quad (4.38)$$

Bu denklemdeki r ifadesi evirici indüktansı ve şebeke indüktansı arasındaki oranı ifade eder ve 0.25 kabul edilmiştir.

Son adım ise LCL filtresinin rezonans frekansını kontrol etmektir. Bu frekans anahtarlama frekansının yarısından küçük olmalıdır. Denklem (4.39)'ten LCL filtrenin rezonans frekansı hesaplanmıştır.

$$f_{rez} = \frac{1}{2\pi} \sqrt{\frac{L_i + L_g}{L_i L_g C_f}} = 4.66 \text{ kHz} \quad (4.39)$$

LCL filtredeki osilasyonları azaltmak ve stabiliteyi korumak için kapasitöre seri sönümlleme direnci (R_d) eklenmiştir. Bu yöntem kolay uygulanabilir ve basittir. Ancak sistemin ısı kayıplarını arttırır. Seri sönümlleme direnç değeri Denklem (4.40)'tan hesaplanmıştır.


$$R_d = \frac{1}{3 \omega_{rez} C_f} = 8.78 \text{ } \Omega \quad (4.40)$$

Kapasitör ve direnç değerleri standart olduğu için C_f değeri $1.5 \text{ } \mu\text{F}$ ve R_d değeri $8 \text{ } \Omega$ seçilmiştir. Bu durumda Denklem (4.39)'dan rezonans frekansı tekrar hesaplandığında 4.33 kHz olur. Tablo 4.2'de LCL filtre parametreleri verilmiştir.

Tablo 4.2: LCL filtre parametreleri

L_i	L_g	C_f	R_d
4.5 mH	1.1 mH	1.5 μ F	8 Ω

Şekil 4.8'e göre kazanç marjini 4.59 kHz'de 35 dB olmuştur. Faz marjini ise 90° olduğu için LCL filtre kararlı bölgededir.


**Şekil 4.8:** Tasarlanan LCL filtrenin bode diyagramı

4.3. FV Sistem için π -d Y Kaynaklı DA-DA Dönüştürücünün Pasif Devre

Elemanlarını Belirlenmesi

Şekil 4.9'da güneş radyasyonu ve hücre sıcaklığına göre FV modülünün I-V karakteristik eğrisindeki değişimi sunulmaktadır. Hücre sıcaklığına ve güneş ışınımına bağlı olarak dört farklı maksimum güç noktası kombinasyonu oluşmaktadır. Bu kombinasyonlar Tablo 4.3'te sunulmuştur. Bu tabloya göre Şekil 4.9'daki en kritik noktalar A ve B noktasıdır. π -d Y kaynaklı DA-DA dönüştürücüsü FU 430 M Zebra FV modül tarafından beslenmiştir. Şekil 4.9'da FU 430 M Zebra FV modülünün A ve B kritik çalışma noktasındaki akım, gerilim ve güç değerleri Tablo 4.4'te verilmektedir.

Tablo 4.3'de açıklandığı gibi, A Noktası FV modülüm maksimum güneş radyasyonu ve minimum hücre sıcaklığı altında MPP noktasını oluştururken, B Noktası ise minimum güneş radyasyonu ve maksimum hücre sıcaklığı altında MPP noktasını oluşturur. Önerilen çk-d Y kaynaklı dönüştürücünün tüm pasif devre elemanlarının değerleri bu kritik çalışma noktaları göz önünde bulundurularak hesaplanmıştır.



Şekil 4.9: FV Modülün farklı güneş radyasyonu ve hücre sıcaklığı altında $I_{PV} - V_{PV}$ karakteristik eğrisi

Tablo 4.3: Hücre sıcaklığı ve güneş radyasyonu değişimlerine bağlı FV modülün kritik MPP çalışma noktaları

Güneş radyasyonu (G)	Sıcaklık (T)	Göstergeler	Çalışma modu
En düşük	En düşük	$R_{MPP(en\ yüksek)}, I_{MPP(en\ düşük)}$	En yüksek direnç
En düşük	En yüksek	$P_{MPP(en\ düşük)}, V_{MPP(en\ düşük)}$	En düşük güç (B noktası)
En yüksek	En düşük	$P_{MPP(en\ yüksek)}, V_{MPP(en\ yüksek)}$	En yüksek güç (A noktası)
En yüksek	En yüksek	$R_{MPP(en\ düşük)}, I_{MPP(en\ yüksek)}$	En düşük direnç

Tablo 4.4: FU 430 M Zebra Pro FV modülün elektriksel parametreleri

Parametre	Değer
A noktası en yüksek MPP (P_{max})	430.0 W
Açık devre gerilimi (V_{oc})	46.13 V
Kısa devre akımı (I_{sc})	11.87 A
A noktası MPP gerilimi (V_{mpp})	39.16 V
A noktası MPP akımı (I_{mpp})	10.99 A
B noktası en düşük MPP (P_{min})	39.86 W
B noktası MPP gerilimi (V_{mpp})	36.11 V
B noktası MPP akımı (I_{mpp})	1.104 A

Önerilen bu topoloji CCM çalışma durumu göz önünde bulundurularak tasarlanmıştır. CCM çalışma durumunu korumak için en düşük giriş akımı çalışma şartı göz önünde bulundurulmalıdır. Şekil 4.9 incelendiğinde en kritik çalışma noktası en düşük V_{mpp} voltajının ve en düşük I_{mpp} akımının meydana geldiği B noktasıdır. Bu noktaya göre tasarım gerçekleştirildiğinde CCM durumu sağlanmış olacaktır. FV modül için bu nokta ise en düşük güneş radyasyonunda ve en yüksek hücre sıcaklığında meydana gelir. Bu yüzden giriş ve mıknatıslanma indüktansları Denklem (4.25) ve (4.26)'dan en düşük $P_{MPP_{min}}$ ve D_{max} durumunda oluşmaktadır. Bu denklemlerden bu indüktansların sınır değerleri sırasıyla $199.7\mu H$ ve 2.6 mH hesaplanmıştır. Bu indüktans değerlerinin altındaki bütün durumlarda topoloji süresiz iletim koşulunda çalışır. C_1 ve C_2 kapasitörleri Denklem (4.19)'dan en yüksek $P_{MPP_{max}}$ ve D_{min} durumu için hesaplanmıştır. Bu denkleme göre C_1 ve C_2 kapasitörleri için $68\text{ }\mu F$ seçilmiştir. Denklem (4.20)'den en yüksek $P_{MPP_{max}}$ ve D_{min} durumunda kritik giriş kapasitörü değeri hesaplanmıştır. Bu denkleme göre C_{in} kapasitörü $1\text{ }\mu F$ seçilmiştir. DC link kapasitörü ise şebekenin iki katı frekanstaki güç frekans dalgalanmasını elimine etmesi için Denklem (4.24) kullanılarak en yüksek $P_{MPP_{max}}$ gücü göz önünde bulundurularak dekaplaj kapasitörünün değeri hesaplanmıştır. Bu denklemde dekaplaj kapasitörünün izin verilen gerilim dalgalılığı (Δu) değeri 3.8 V 'tur. Önerilen çk-d Y kaynaklı dönüştürücünün hesaplanan ve belirlenen bütün pasif devre elemanları Tablo 4.5'te listelenmiştir.

$$L_{1,2BCM} = \frac{V_{MPP_{min}} D_{max}}{I_{MPP_{min}} f_b} = \frac{36.11 \times 0.6135}{1.109 \times 100 \times 10^3} = 200\text{ }\mu H$$

$$L_{m_{1,2BCM}} = \frac{N_1 V_{MPP_{min}} D_{max}}{I_{dc_{min}} \left(1 + \frac{N_3}{N_1}\right) (N_3 - N_2) f_b} = \frac{20 * 36.11 * 0.6135}{0.105 \times \left(1 + \frac{20}{20}\right) (20 - 12) \times 100 \times 10^3} = 2.6\text{ mH}$$

$$C_1 = \frac{K I_{dc_{max}}}{2} \cdot \frac{D_{min}}{\Delta v_{C_1} f_b} = \frac{5 \times 1.12 \times 0.5915}{2 * 0.3232 \times 100 \times 10^3} = 51\text{ }\mu F$$

$$C_2 = \frac{K I_{dc_{max}}}{2} \cdot \frac{D_{min}}{\Delta v_{C_2} f_b} = \frac{5 \times 1.12 \times 0.5915}{2 * 0.284 \times 100 \times 10^3} = 59\text{ }\mu F$$

$$C_{in} = \frac{\alpha \Delta I_{in_{max}}}{16 \Delta V_{in_{max}} f_s} = \frac{0.3 \times 0.3144}{16 \times 39,22 \times 0,01 \times 100 \times 10^3} = 0.56 \mu F$$

$$C_{dc} = \frac{P_{dc}}{2\pi f_{\text{sebeke}} U_{dc} \Delta u} = \frac{430}{2\pi \times 50 \times 380 \times 4} = 839 \mu F$$


Tablo 4.5: Önerilen k d-Y kaynaklı FV eviricinin parametreleri

Parametreler	Değer
Nominal güç (P_{max})	430.0 W
Giriş gerilim aralığı (V_{in})	39.16-46.13 V
DC link gerilimi (V_{dc})	380 V
AC Şebeke gerilimi (V_o)	220 V
Min-Max doluluk oranı ($D_{min} - D_{max}$)	0-1
Giriş indüktansları (L_1, L_2)	220 μH
Mıknatıslanma indüktansları ($L_{m1,2}$)	2.6 mH
Kapasitörler (C_1, C_2, C_3, C_4)	68 μF
DC link kapasitörü (C_{dc})	1000 μF
Giriş kapasitörü (C_{in})	1 μF
Manyetik kuplajlı sargıların sarım sayıları ($N_1:N_2:N_3$)	20:12:20
Sargı Faktörü (K)	5
Yükseltme katmanı anahtarlama frekansı (f_b)	100 kHz
Evirici anahtarlama frekansı (f_{inv})	20 kHz
Elektrik şebekesi frekansı (f)	50 Hz

4.4. Şebeke Bağlantılı k-d Y Kaynaklı FV Eviricinin Kontrol Stratejisi

Şekil 4.10’da FV uygulamalar için tasarlanmış şebeke bağlantılı iki aşamalı k-d Y kaynaklı FV eviricinin kapsamlı kontrol diyagramını göstermektedir. FV modülünden elde edilen güç, iki aşamada şebekeye enjekte edilir. İlk aşamada, önerilen k d-Y kaynaklı DA-DA dönüştürücü sayesinde FV modülünden elde edilen düşük gerilimli güç, gerilim yükseltme gerçekleştirilerek DC-linkte aktarılır. Dolayısıyla H-köprü evirici için gerekli DC-link gerilimi elde edilerek evirici girişi beslenir. İkinci aşamada ise DC-linkte aktarılan bu güç H-köprü evirici ile şebekeye enjekte edilir. İlk aşamadaki k-d Y kaynaklı DA-DA dönüştürücü anahtarlama elemanı kontrol edilerek FV modül için MPP çalışma noktasının belirlenmesi gerçekleştirilmiştir. Böylece önerilen bu topolojinin anlık değişen atmosferik ortam koşullarında yüksek MPPT performansı elde edilmiştir. Ayrıca ikinci aşamadaki evirici kontrol sisteminde, güç faktörü bir olacak şekilde aktif güç kontrolü yapılarak FV modülünden elde edilen gücün şebekeye entegrasyonu için açık döngü DC-link gerilim kontrolü ve kapalı döngü şebeke akım kontrolü yapılmıştır. FV mikro eviricilerin şebekeyle entegrasyonu aşamasında özellikle elektrik şebeke standartlarına uyulması elzemdir. Bu aşamada entegre edilen evirici

çıkış akımının yüksek harmonik bileşen içermesi düşük gerilimli şebekeler için potansiyel problemler meydana getirir. Bu yüzden DC link denetleyicisinde DC link gerilimi sabit tutularak referans şebeke akımı belirlenmiştir. Şebeke akımı kontrolünde ise şebeke akımının takibi ve harmonik kompanzasyon gerçekleştirilerek bu sorunun üstesinden gelinmiştir.




Şekil 4.10: Tek fazlı şebeke bağlantılı iki aşamalı çk-d Y kaynaklı FV eviricinin MPPT çalışma durumunda kontrol yapısı (PI- Oransan integral; PR- Oransal Rezonant; PLL- Faz Kilitlemeli Döngü).

4.4.1. Maksimum Güç Noktası Takibi Tekniği

Farklı sıcaklık ve güneş radyasyonu gibi farklı çevresel koşullar altında FV modülün maksimum güç noktası takibi için P&O MPPT algoritması kullanılmıştır (Femia ve ark., 2005). FV sistemlerde en sık kullanılan kontrol algoritmalarından biri P&O MPPT algoritmasıdır. Bu algoritma sayesinde FV modüldeki maksimum güç anlık olarak DC-linke aktarılır. P&O MPPT algoritmasının çalışma mantığı Şekil 3.3'te gösterilmiştir. Ek-1'de P&O MPPT algoritmasının Matlab kodu verilmiştir. P&O MPPT algoritmasında FV modülden elde edilen anlık akım ve gerilim ölçüm sinyalleri ile geçmişteki ölçüm sinyalleri arasındaki farka göre FV modül gerilimindeki ve gücündeki değişimlerin sıfırdan büyük ya da küçük olması durumu incelenir. Bu değerlendirmeye göre FV modülün MPP noktası takip edilir. Ayrıca MPPT kontrol performansını arttırmak için açık gerilim döngüsü kullanılmıştır. Şekil 4.11'de MPPT kontrol şeması verilmiştir. FV modüle paralel giriş kapasitöründen önce FV modül akımı ve gerilimi

ölçülmüştür. Ölçülen bu değerler P&O MPPT algoritmasında kullanılarak MPP noktasının yeri tespit edildikten sonra optimum FV gerilimi v_{opt} belirlenir.



Şekil 4.11: MPPT kontrol şeması

Şekil 4.11'de gösterildiği gibi, ölçülen FV gerilim (V_{fv}^*) ve optimum FV gerilim (v_{opt}) değerlerinin farkından elde edilen hata sinyali (e_{fv}), PI denetleyicisini besler. PI denetleyici çıkışında χ -d Y-kaynaklı DA-DA dönüştürücüsü için gerekli gerilim ($V_{doluluk}$) referans sinyali oluşturulur. Şekil 4.2'de gösterildiği gibi üretilen bu gerilim referans sinyali ($V_{doluluk}$), 180° faz farklı iki üçgen dalga taşıyıcı sinyaliyle karşılaştırılarak χ -d Y kaynaklı DA-DA dönüştürücünün Q1 ve Q2 anahtarları için PWM sinyalleri üretilir. Böylece önerilen bu topoloji, dış gerilim döngülü P&O MPPT algoritması ile optimum MPP çalışma bölgesinde kontrol edilir. Ek 2.1'de MPPT kontrol için oluşturulan Matlab blok şeması verilmiştir.

4.4.2. Dış döngülü DC Link Gerilim Kontrolü

FV eviriciler gibi şebeke bağlantılı gerilim kaynaklı eviricilerde, giriş gücü ile AC çıkış gücünü dengelemek için kapasitif bir DC link dahil edilmesi gerekir. İki aşamalı konfigürasyonlarda, FV modülden elde edilen güç, DC link güç regülasyonu ve DC linkteki güç dalgalanmaları ayrıştırıldıktan sonra şebekeye gönderilir (Yang ve ark., 2018). Aktif güç kontrolü gerçekleştirmek için evirici girişine paralel bağlanan kapasitör üzerindeki DC gerilim regüle edilmelidir. Bu yüzden referans DC link gerilimi (V_{dc}^*) 380 V'tur. Ölçülen DC link gerilimi (V_{dc}) ile referans DC link gerilimi (V_{dc}^*) değerleri arasındaki farktan elde edilen hata sinyaliyle (e_{dc}) PI kontrolör beslendikten sonra referans şebeke akımı genlik değeri ($|I_g|$) üretilir. Şebeke akımının genliği kontrol edilerek şebekeye entegre edilecek aktif güç belirlenir. Kayıpsız bir sistemde DC-link gerilimi sabit bir şekilde kontrol edildiği ve şebeke gerilimi de

220V'ta sabit olduğu varsayılırsa DC-link gücü arttıkça referans şebeke akımı genlik değeri ($|I_g|$) de artacaktır. Bu güç azaldığında ise referans şebeke akımı genlik değeri ($|I_g|$) de azalacaktır.

DC link PI gerilim denetleyicisinin K_l^{dc} ve K_p^{dc} parametrelerinin seçiminde iki kistas göz önünde bulundurulmuştur. Birincisi ani aktif güç dalgalanmalarının neden olduğu DC link gerilim dalgalanmalarını en aza indirmek, ikincisi şebeke akımının THD'sini en aza indirmektir.

Denklem (4.41)'de DC baradaki güç, DC link kapasitöründeki güç ile FV modül gücü toplamına eşittir. Kararlı durum çalışma bölgesinde kapasitör akımının ortalama değeri (i_c^{avg}) sıfırdır. Dolayısıyla kapasitör gücü sıfıra eşittir. Birinci aşamadaki DA-DA dönüştürücünün de kayıpsız olduğu düşünülürse FV modül gücü (P_{FV}) DC link gücüne (P_{DC}) eşittir. Aynı zamanda eviricinin çıkışındaki pasif filtrenin iç dirençlerindeki güç kayıpları ve evirici anahtarlama güç kayıpları ihmal edilirse, DC linke beslenen aktif güç (P_{DC}) ile AC tarafa beslenen aktif güç (P_{AC}) birbirine eşittir. Denklem (4.43) DC linkteki ile eviricideki güç arasındaki ilişkiyi özetlemektedir.

$$\begin{aligned}
 P_{DC} &= P_C + P_{FV} \\
 P_{DC} &= V_{DC}^{avg} i_{DC}^{avg} \\
 P_C &= V_{DC}^{avg} i_C^{avg} \cong 0 \\
 P_{FV} &= V_{FV}^{avg} I_{FV}^{avg} = V_{DC}^{avg} i_{boost}^{avg}
 \end{aligned} \tag{4.41}$$

Denklem (4.42)'de şebeke aktif (P_{AC}) ve reaktif güç (Q_{AC}) denklemleri verilmiştir. Aktif güç kontrolünde $\cos \delta = 1$ olduğu farz edildiği için $Q_{AC} = 0$ VAR'dır.

$$\begin{aligned}
 P_{AC} &= V_{grms} I_{grms} \cos \delta = \frac{1}{2} V_{gm} I_{gm} \\
 Q_{AC} &= V_{grms} I_{grms} \sin \delta = \frac{1}{2} V_{gr} I_{gr}
 \end{aligned} \tag{4.42}$$

$$P_{AC} = P_{DC} = \frac{1}{2} V_{gm} I_{gm} = V_{DC}^{avg} i_{DC}^{avg} \tag{4.43}$$


Şebeke akımının maksimum değeri (I_{gm}) ile DC-link ortalama akımı (i_{DC}^{avg}) arasındaki ilişkiyi ifade eden transfer fonksiyonu (G_v) Denklem (4.44) ile verilmiştir.

$$G_v = \frac{V_{gm}}{2V_{DC}^{avg}} \cong \frac{V_{gm}}{2V_{dc}^*} = \frac{i_{DC}^{avg}}{I_{gm}} \quad (4.44)$$

Şekil 4.12’de evirici kontrolünün basitleştirilmiş ortalama modelinin blok diyagramı verilmiştir. Bu model elde edilirken şu kabuller yapılmıştır;

- İçsel akım kontrol döngüsü tarafından üretilen gecikme, dışsal DC link gerilim döngüsüne kıyasla çok daha küçüktür.
- Eviricideki lineer olmayan durumlar ihmal edilmiştir.
- Evirici güç kayıpları ihmal edilmiştir.
- DC-link gerilimi dalgalanması, V_{dc}^* ’e kıyasla ihmal edilmiştir.

Bu modeldeki i_{boost}^{avg} akımından V_{dc}^{avg} gerilimi arasındaki transfer fonksiyonu Denklem (4.45)’te verilmiştir. Bu denklemdeki K_p^{dc} ve K_i^{dc} ifadeleri, PI tabanlı DC link kontrolörünün PI sabitleridir. Denklem (4.45)’teki transfer fonksiyonunun paydası kanonik formda tanımlanırsa, Denklem (4.47)’de, K_p^{dc} ve K_i^{dc} denklemleri elde edilir. Buradaki ξ ve ω_n ifadeleri sırasıyla transfer fonksiyonunun sönüm oranı ve doğal frekansını simgeler.



Şekil 4.12: Eviricideki DC link gerilim kontrolünün basitleştirilmiş modeli

$$\left[\frac{V_{dc}^{avg}}{i_{boost}^{avg}} \right]_{(V_{dc}^*=0)} = \frac{-\frac{1}{Cs}}{s^2 + \frac{G_v K_p^{dc}}{C_{dc}} s + \frac{G_v K_i^{dc}}{C_{dc}}} \quad (4.45)$$

$$s^2 + \frac{G_v K_p^{dc}}{C_{dc}} s + \frac{G_v K_i^{dc}}{C_{dc}} = s^2 + 2\xi\omega_n s + \omega_n^2 \quad (4.46)$$

$$\begin{cases} K_p = \frac{2C_{dc}\xi\omega_n}{G_v} \approx \frac{4C_{dc}\xi\omega_n V_{dc}^*}{V_{gm}} \\ K_i = \frac{C_{dc}\omega_n^2}{G_v} \approx \frac{2C_{dc}\omega_n^2 V_{dc}^*}{V_{gm}} \end{cases} \quad (4.47)$$

FV modül ani ve tam gölgelenmeye maruz kaldığında, FV modülün çıkış gerilimlerinde ani bir düşüş meydana gelir. Dolayısıyla DC link geriliminde de belirgin bir adım değişikliği oluşur (Quan ve ark., 2020). Bu durum hem tek aşamalı hem de iki aşamalı şebeke bağlantılı FV eviricilerde meydana gelir. Bu nedenle, DC linkteki ani gerilim dalgalanmaları şebeke akımında bozulmalara neden olur. Bu yüzden ani DC link gerilim dalgalanmalarının önemli ölçüde azaltılması gerekmektedir. DC link üzerindeki geçici gerilim değerini belirlemek için geçici durum denkleminin elde edilmesi gerekir. DA-DA dönüştürücünün kayıpsız olduğu varsayılırsa FV giriş gücü yükseltici DA-DA dönüştürücü çıkış gücüne eşittir. Dolayısıyla yükseltici dönüştürücünün çıkış akımının maksimum değeri (i_{boost}) şu şekilde ifade edilir: $i_{boost}^{max} = P_{PV}^{max}/V_{dc}^*$. FV modülünün ani ve tam gölgelenmesi durumunda, DC link ortalama gerilim değerinin (V_{dc}^{avg}) geçici tepkisi, Denklem (4.45)'teki transfer fonksiyonuna ters laplace dönüşümü uygulanarak Denklem (4.48) elde edilir. Gölgelenmeden kaynaklı çıkış akımının (i_{boost}), maksimum çıkış akımına (i_{boost}^{max}) aniden sıçramasından dolayı meydana gelen maksimum DC link gerilim dalgalanması, $dV_{dc}(t)/dt = 0$ eşitliğinin çözülmesiyle elde edilir. Denklem (4.49)'da bu eşitlik kullanılarak maksimum DC link gerilim dalgalanması denklemi elde edilmiştir.

$$V_{dc}^{avg}(t) = i_{boost}^{max} \left[\frac{e^{-\xi\omega_n t} \sin(\omega_n \sqrt{1-\xi^2} t)}{C_{dc}\omega_n \sqrt{1-\xi^2}} \right] + V_{dc}^* \quad (4.48)$$

$$\Delta V_{dc}^{max} = \frac{P_{PV}^{max}}{C_{dc}\omega_n V_{dc}^*} \frac{e^{-\frac{\xi}{\sqrt{1-\xi^2}} \tan^{-1}\left(\frac{\sqrt{1-\xi^2}}{\xi}\right)}}{\sqrt{1-\xi^2}} \sin\left(\tan^{-1}\frac{\sqrt{1-\xi^2}}{\xi}\right) \quad (4.49)$$

Tek fazlı eviricilerde, DC link akımında şebekenin 2 katı frekansında doğal üretilen düşük harmonik bileşen bulunmaktadır. Bu yüzden Denklem (4.44)'e göre DC link denetleyici çıkışındaki referans şebeke akımı (I_{gm}) sinyalinde de 2ω 'lı harmonik bileşen bulunur. DC link çıkışında üretilen referans şebeke akımı (I_{gm}) sinyali $\cos \theta_e$ ile çarpıldığında aktif şebeke akımı referans (I_g^*) sinyali üretilir. Bu çarpımdan dolayı aktif

şebeke akımı referans (I_g^*) sinyalinde 3ω 'lı harmonik bileşen bulunur. İçsel döngülü akım denetleyicisi ile şebeke akımı I_g , referans sinyal akımı (I_g^*)'yi yüksek hassasiyetle takip ettiği için şebekeye enjekte edilen akımda da üçüncü derece harmonik bileşen bulunur. Bu nedenle şebeke akımındaki 3. harmonikleri baskılamak için DC-link PI denetleyicinin K_p ve K_i parametre seçiminin dikkatli yapılması gerekmektedir. DC link gerilimindeki 2ω frekansındaki dalgalanma denklemi şu şekildedir.

$$\tilde{V}_{dc} = \frac{I_{dc}^{mean}}{C_{dc}|j2\omega|} = \frac{I_{dc}^{mean}}{2C_{dc}\omega} = \frac{G_v I_{gm}}{2C_{dc}\omega} = \frac{V_{gm} I_{gm}}{4C_{dc}\omega V_{dc}^*} \quad (4.50)$$

DC-link PI denetleyici çıkışındaki 2ω frekanslı aktif şebeke akımı sinyalinin büyüklüğü Denklem (4.51)'den bulunur.

$$\tilde{I}_{g2} = \frac{V_{gm} I_{gm}}{4C_{dc}\omega V_{dc}^*} x \left| K_p + \frac{K_i}{j2\omega} \right| \quad (4.51)$$

Maksimum ve 2ω frekanslı aktif şebeke akım büyüklükleri arasındaki ilişkiyi ifade eden normalleştirilmiş oran (N), Denklem (4.51)'den elde edilmiştir. Denklem (4.47)'deki K_p ve K_i ifadeleri kullanılarak Denklem (4.52)'nin yerine yazılırsa Denklem (4.53) elde edilir.

$$N = \frac{\tilde{I}_{g2}}{I_{gm}} = \frac{V_{gm}}{4C_{dc}\omega V_{dc}^*} x \left| K_p + \frac{K_i}{j2\omega} \right| = \frac{V_{gm}}{8C_{dc}\omega^2 V_{dc}^*} x \sqrt{4\omega^2 K_p^2 + K_i^2} \quad (4.52)$$

$$N = \frac{\tilde{I}_{g2}}{I_{gm}} = \frac{\omega_n^2}{4\omega} x \sqrt{\frac{16\xi^2 \omega^2}{\omega_n^2} + 1} \quad (4.53)$$

2ω frekanslı referans şebeke akımı (I_{gm}), $\cos \theta_e$ ile çarpılırsa normalleştirilmiş oranın yarısına eşit genlikte referans aktif şebeke akımı (I_g^*) üretilir. Dolayısıyla üçüncü derece harmonik bileşen oranını gösteren eşitlik Denklem (4.54)'te elde edilmiştir.

$$h_3(\%) = 0.5xN = \left[\frac{\omega_n^2}{8\omega} x \sqrt{\frac{16\xi^2 \omega^2}{\omega_n^2} + 1} \right] * 100(\%) \quad (4.54)$$


Denklem (4.54) incelendiğinde 3.harmonik bileşen oranı DC link kapasitörü değerine bağlı değildir. Sadece PI denetleyicinin sönüm oranına ve doğal frekansına bağlıdır. Bu denklem göstermektedir ki etkili akım denetleyicileri kullanılsa bile DC link gerilim denetleyicisinin kazançları iyi ayarlanmadığı müddetçe referans şebeke akımında üçüncü harmonik bileşen sürekli var olacaktır. Denklem (4.49) ve (4.54)'den iki adet doğal frekans (ω_n) formülü elde edilir. Şekil 4.13'te Denklem (4.55) ve Denklem (4.56) kullanılarak sönüm oranına (ξ) bağlı $f(\omega_n)$ fonksiyonu çizdirilmiştir. Bu grafik Tablo 4.6'da belirtilen sınır değerlere göre çizdirilmiştir. Özellikle DC-link denetleyici tasarımında referans şebeke akımındaki üçüncü harmonik bileşenin %1.5'i geçmemesi ve tolere edilebilir DC-link gerilim dalgalanması değeri referans DC-link geriliminin %10'unu yani 38V'u geçmemesi istenmiştir. Denklem (4.55)'te belirlenen üçüncü harmonik bileşen oranına göre sönüm oranı (ξ) ve doğal frekans (ω_n) değerleri elde edilirken, Denklem (4.56)'da anlık ısıtım değişimine bağlı geçici durumda müsaade edilen maksimum DC-link gerilim değerine göre sönüm oranı (ξ) ve doğal frekans (ω_n) değerleri elde edilir. Her iki grafiğin çakıştığı nokta ise her iki koşulu sağlayan sönüm oranı (ξ) ve doğal frekans (ω_n) değerlerini verir. Elde edilen ortak sönüm oranı (ξ) ve doğal frekans (ω_n) değeri, Denklem (4.47)'de yerine yazılarak PI denetleyicinin K_p ve K_i değerleri belirlenmiştir.

Tablo 4.6: Şebeke bağlantılı FV sistemin parametreleri

Parametre	Değer
DC link kapasitörü, C_{dc}	$1000\mu F$
DC link referans gerilimi değeri, V_{dc}^*	$380 V$
Referans reaktif güç değeri, Q_{Ac}^*	$0 VAR$
Şebeke gerilimi RMS değeri, V_g^{rms}	$230 V$
Şebeke gerilimi açısal hızı, ω	$2\pi 50 rad/s$
FV modülün maksimum güç değeri, P_{PV}^{max}	$430 W$
Şebeke akımı üçüncü harmonik bileşeni oranı, $\%h_3^{max}$	$\%1.5$
Tolere edilebilir maksimum DC link gerilim dalgalanması, ΔV_{dc}^{max}	$\%10V_{dc}^*$

$$\omega_n = \omega \sqrt{8(\sqrt{(h_3^{max})^2 + \xi^4 - \xi^2})} \quad (4.55)$$

$$\omega_n = \frac{P_{PV}^{max}}{C_{dc} \Delta V_{dc}^{max} V_{dc}^*} e^{-\frac{\xi}{\sqrt{1-\xi^2}} \tan^{-1}\left(\frac{\sqrt{1-\xi^2}}{\xi}\right)} \sin\left(\tan^{-1} \frac{\sqrt{1-\xi^2}}{\xi}\right) \quad (4.56)$$




Şekil 4.13: Denklem (4.50) ve (4.51)'den çizdirilen $\omega_n = f(\xi)$ grafikleri.

Şekil 4.13'te Tablo 4.6'daki şebeke bağlantılı FV sistemin parametreleri kullanılarak $\omega_n = f(\xi)$ fonksiyonuna göre çizilen grafiklerin kesişim noktasındaki sönüm oranı (ξ) ve doğal frekans (ω_n) değerleri sırasıyla 0,678 ve 13,88 rad/s'dir. Bu değerler Denklem (4.47)'de sırasıyla yerine yazılırsa PI kontrolörün K_p ve K_i kazanç değerleri sırasıyla 0.044, 0.4501 olur.

4.4.3. İç Döngülü Şebeke Akımı Kontrolü

Şebeke bağlantısı standartları, FV eviricilerin tasarımı ve performansı için bir kılavuz olarak kullanılabilecek temel özelliklerdir. Dolayısıyla şebekeye bağlantılı FV eviricilerde şebeke güç entegrasyonu şebeke standartlarına uygun olmalıdır. Bu nedenle şebekeye entegre edilen akım harmonikleri düşük gerilimli elektrik şebekesi için en temel problemlerden birisidir. Bunun için Bölüm 4.2.3'te yüksek dereceli pasif sönümlmeli LCL filtre tasarımı gerçekleştirilmiştir. LCL filtrenin parametreleri (L_i, L_g, C_f, R_d) sırasıyla $4.5mH, 1.1mH, 1.5\mu F, 8\Omega$ 'dur. Bunun yanı sıra FV eviricinin akım denetleyicisinin düşük dereceli (3.,5.,7.,9.,vs) harmonikleri elimine etmesi gerekmektedir. Çk-d Y kaynaklı FV eviricinin akım kontrol modeli Şekil 4.14'te verilmiştir. Dış döngülü DC-link gerilim denetleyicisinden elde edilen referans şebeke akımı sinyali şebekenin faz açısıyla çarpılarak sinüzoidal referans şebeke akımı sinyali

elde edilir. Şebekenin anlık olarak faz açısının takip edilmesi için faz kilitlemeli döngü (PLL) kontrole ihtiyaç duyulur. Ek 2.2’de PLL kontrol için oluşturulan Matlab Simulink blok şeması verilmiştir. Bu blok şemada şebeke gerilim sinyali dönen eksen V_β bileşene eşitlenmiştir. Döner eksende 90° faz farklı V_α bileşenini elde etmek için şebeke sinyali iki kez düşük geçiren filtreden (LPF) geçirildikten sonra iki ile çarpılmıştır. Bu işlem Şekil 4.15’teki ortogonal sistem üretici kısmında gerçekleştirilir.




Şekil 4.14: Çk-d Y kaynaklı FV eviricinin iç döngülü şebeke akımı kontrol modeli

Böylece Şekil 4.15’te ölçülen şebeke sinyali senkron faz dedektöründeki ortogonal sistem üretici tarafından Denklem (4.57)’de belirtildiği gibi sabit eksen V_α ve V_β vektörlerine dönüştürülür. Bu matematiksel ifadenin karşılığı gerilim vektörünün iki kez düşük geçiren filtreden geçirildiğinde V_α bileşeni bulunurken diğer bileşen doğal olarak V_β bileşeni olur. Daha sonra bu gerilim vektörleri Denklem (4.58)’deki park dönüşümü kullanılarak döner eksen V_d ve V_q bileşenlerine dönüştürülür. PLL faz açısına kilitlendiğinde, dq döner referans eksenlerinden birisi sanal giriş vektörüyle örtüşecektir. PLL modelindeki döngü filtresindeki PI denetleyicisi referans q eksen gerilim bileşeni sıfır yapmak için dq referans çerçevesinin açısal pozisyonunu ayarlayacaktır. Bu durumda, giriş sanal vektörü V_g , döner referans çerçevesinin d eksen ile birlikte dönecektir. İşte bu durum kararlı durum hatası sıfır olacak şekilde sürekli korunduğunda şebekenin o anki faz açısı tespit edilmiş olacaktır.

$$v_{\alpha\beta} = \begin{bmatrix} v_\alpha \\ v_\beta \end{bmatrix} = V_g \begin{bmatrix} \sin(\theta) \\ -\cos(\theta) \end{bmatrix} \quad (4.57)$$

$$v_{dq} = \begin{bmatrix} v_d \\ v_q \end{bmatrix} = V_g \begin{bmatrix} \cos(\theta') & \sin(\theta') \\ -\sin(\theta') & \cos(\theta') \end{bmatrix} \quad (4.58)$$



Şekil 4.15: d-q dönüşüm tabanlı tek fazlı faz kilitlemeli döngülü (PLL) kontrol blok şeması.

Şebeke geriliminin faz açısı elde edildikten sonra referans şebeke akımının genliği ile çarpılarak şebeke akımı kontrolü için sinüzoidal referans şebeke akımı sinyali elde edilir. Sinüzoidal referans şebeke akımı sinyali ile ölçülen şebeke akımı sinyali karşılaştırılarak hata sinyali elde edilir. Hata sinyalinin sürekli durumda sıfır olarak takip edilmesi için akım denetleyicisine ihtiyaç duyulur. Şekil 4.14'te gösterildiği gibi bu hatayı sıfırlamak için akım denetleyicisi çıkışında üretilen sinüzoidal PWM sinyali evirici anahtarlarına gönderilir. Ek 2.3'te DC-link ve şebeke akımı kontrolü için oluşturulan Matlab Simulink blok şeması verilmiştir.

Bu çalışmada şebeke akımı kontrolü için Oransal Rezonant (PR) denetleyici kullanılmıştır. PR tabanlı denetleyicide PI tabanlı akım denetleyicideki gibi kararlı durum hatası meydana gelmez. Aynı zamanda, özellikle d-q dönüşüm teorisi doğrudan uygulanamadığı tek fazlı sistemler için PR denetleyici kullanılabilir. PR kontrolörünün temel işlevi, seçilen rezonans frekansında sonsuz kazanç sağlayarak o frekanstaki kararlı durum hatasını ortadan kaldırmaktır ve bu nedenle kavramsal olarak sonsuz DC kazanç, DC kararlı durum hatasını sıfıra zorlayan bir integratöre benzer (Teodorescu ve ark., 2006a). Ancak, ideal PR denetleyicideki sonsuz kazancın neden olduğu stabilite sorunlarını önlemek için, uygulamada ideal olmayan PR denetleyici kullanılır. Tek frekanslı kompanzasyonun yanı sıra, seçici harmonik kompensatörü (HC) de, istenen düşük dereceli harmonik frekanslar için rezonansa ayarlanarak birkaç rezonans bloğunun ardışık olarak paralel bağlanmasıyla harmonik kompanzasyon gerçekleştirilebilir (Teodorescu ve ark., 2006a). Böylece HC sayesinde şebeke akımındaki 3.,5.,7. harmonikler elimine edilebilir. Bu nedenle, ideal olmayan PR+HC

denetleyici sayesinde şebekeye enjekte edilen akımın harmonik bileşeni düşük olup, kararlı durum hatası da sıfıra yakındır.

PR+HC kontrolörünün kazanç parametrelerini belirlemek için LCL filtresi transfer fonksiyonu kullanılarak tüm sistemin açık döngü ve kapalı döngü transfer fonksiyonu elde edilmelidir. $G_{PWM}(s)$, mikrodnetleyicinin PWM modelini temsil eder, buradaki T_s denetleyicinin örnekleme süresidir ve şu şekilde gösterilir:

$$G_{PWM}(s) = \frac{1}{1 + 1.5T_s s} \quad (4.59)$$

Sönümleyici dirençli (R_d) LCL filtrenin transfer fonksiyonu, $G_{PL}(s)$ şu şekilde gösterilir:

$$G_{PL}(s) = \frac{I_g(s)}{V_i(s)} = \frac{R_d C_f s + 1}{(L_i L_g C_f) s^3 + R_d C_f (L_i + L_g) s^2 + (L_i + L_g) s} \quad (4.60)$$

İdeal olmayan PR akım denetleyici ve seçici HC'ün transfer fonksiyonu, $G_{PR}(s)$ ve $G_{HC}(s)$ ise şu şekilde gösterilir (Teodorescu ve ark., 2006b):

$$G_{PR}(s) = K_p + K_i \frac{2\omega_c s}{s^2 + 2\omega_c s + \omega^2} \quad (4.61)$$

$$G_{HC}(s) = \sum_{h=3,5,7,\dots} K_{ih} \frac{2\omega_{ch} s}{s^2 + 2\omega_{ch} s + (h\omega)^2} \quad (4.62)$$

Şekil 4.14'teki iç döngülü akım kontrol blok diyagramının açık döngü transfer fonksiyonu Denklem (4.63)'te elde edilmiştir. Denklem (4.61)'deki $\omega_c \ll \omega$ ifadesi kesim frekansını, K_p ve K_i ifadeleri ise PR denetleyici kazançlarını ifade eder. ω_c ifadesi başka bir deyişle ac ω frekansı etrafındaki bant genişliğini ifade eder.

$$G_O(s) = [G_{PR}(s) + G_{HC}(s)] G_{PWM}(s) G_{PL}(s) \quad (4.63)$$


Tüm sistemin kapalı döngü transfer fonksiyonu da Denklem (4.64)'te verilmiştir.

$$G(s) = \frac{[G_{PR}(s) + G_{HC}(s)] G_{PWM}(s) G_{PL}(s)}{1 + [G_{PR}(s) + G_{HC}(s)] G_{PWM}(s) G_{PL}(s)} \quad (4.64)$$


Bu sistemin köklerinin kararlı bölgede olduğundan emin olmak için kök yer eğrisi çiziminden istifade edilmiştir. Kök yer eğrisinin çizdirilebilmesi için Denklem (4.63)'te ifade edilen açık döngü transfer fonksiyonuna ihtiyaç duyulur. Açık döngü transfer fonksiyonu kullanılarak PR denetleyici kazançlarının sıfırdan sonsuza kadarki değişimi sonucunda sistemin köklerinin konumu tespit edilir. Sistemin kararlı olabilmesi için kök yer eğrisindeki köklerin imajiner eksenin solunda olması gerekmektedir. İmajiner eksenin üzerindeki kök değeri PR denetleyici kazancının sınır değerini verir. Sınır kazanç değerinin daha büyük ya da küçük olması eğri üzerindeki okun yönüne bağlıdır. Bu yöne göre sınır değerinden daha küçük ya da büyük kazanç değeri seçilir. PR denetleyici tasarımı için MATLAB SISO aracı kullanılmıştır. PR denetleyici tasarımda sistemi çok küçük kalıcı durum hatasına zorlamak için şebeke frekansındaki (ω) integral kazancı oldukça büyük olmalıdır. Ayrıca sistemde kararsızlığa yol açmadan diğer harmonik kompanzatörleri barındırabilecek yeterli bant genişliği elde etmek için orantısal kazanç değeri de uygun şekilde ayarlanmalıdır. PR denetleyici tasarımında $\omega = 314.6$ rad/s rezonans frekansı için kesim frekansı ω_c 0.5 rad/s'ye ayarlandıktan sonra K_P ve K_I kazançları sırasıyla 6.8 ve 1498.72 olarak elde edilmiştir.

Şekil 4.14'te PR denetleyiciye paralel bağlanan seçici harmonik kompanzatörü tasarlamak için bütün sistemin blok diyagramı kullanılmıştır. Bu seçici harmonik kompanzatör 3., 5., ve 7., harmonikler için tasarlanmıştır. Denklem (4.62)'deki HC'ün transfer fonksiyonunda ifade edildiği gibi kompanzatörün rezonans frekansları sırasıyla 3. harmonik için temel rezonans frekansın 3 katı 150Hz'e, 5. harmonik için temel rezonans frekansın 5 katı 250Hz'e ve 7. harmonik için temel rezonans frekansın 7 katı 350Hz'e ayarlanmıştır. PR denetleyiciyle benzer şekilde MATLAB SISO aracı kullanılarak harmonik kompanzatör tasarımı gerçekleştirilmiştir. Bütün tasarımlar esnasında faz marjini ve kazanç marjini daima göz önünde bulundurulmuştur. 942.48 rad/s (150 Hz) rezonans frekansındaki 3. harmonik kompanzatörü, ω_{c_3} 'ü 2.5 rad/s ve K_{I_3} kazancı 211.208 olarak tasarlanmıştır. Rezonans frekansı 3ω yani 942.48 rad/s (150 Hz) olan 3. harmonik kompanzatörü, ω_{c_3} 'ü 2.5 rad/s ve K_{I_3} kazancı 211.208 olarak tasarlanmıştır. Rezonans frekansı 5ω yani 1570.8 rad/s (250 Hz) olan 5. harmonik kompanzatörü, ω_{c_5} 'ü 4.5 rad/s ve K_{I_5} kazancı 83.867 olarak tasarlanmıştır. Rezonans frekansı 7ω yani 2199.11 rad/s (350 Hz) olan 7. harmonik kompanzatörü, ω_{c_7} 'ü 10 rad/s ve K_{I_7} kazancı 40.834 olarak tasarlanmıştır. Bu tasarım parametrelerinin Denklem

(4.63) ve (4.64)'te yerine yazılıp bütün sistemin bode diyagramı ve kök yer eğrisi çizdirilmiştir. Şekil 4.16'daki kapalı döngü sistemin kök yer eğrisini incelediğimizde toplamda oluşan 20 adet kutup ve sıfırların hepsi imajiner eksenin solunda olduğu için sistem kararlıdır. Özellikle imajiner eksene yakın köklerin konumunu daha iyi görmek için Şekil 4.16'da kök yer eğrisinin yakınlaştırılmış hali de verilmiştir.



Şekil 4.16: Sistemin kapalı döngü transfer fonksiyonunun kök yer eğrisi çizimi



Şekil 4.17: Sistemin açık döngü transfer fonksiyonunun bode çizimi


PR denetleyici kazançlarının sınır değerlerine göre kazanç değerleri belirlendikten sonra açık döngü transfer fonksiyonunun frekans cevabını anlamak için Şekil 4.17’de gösterildiği gibi bode grafiği çizdirilerek sistemin kararlılığı sorgulanmıştır. Şekil 4.17’de bütün sistemin açık döngü transfer fonksiyonu kullanılarak çizdirilen bode grafiğine göre faz marjini (PM) 31.3° ve kazanç marjini 23.4 dB olmuştur. Dolayısıyla bode çizimi açısından da sistem kararlıdır.



5. ŞEBEKE BAĞLANTILI ÇK-D Y KAYNAKLI FV EVİRİCİNİN SİMÜLASYON MODELİ

Şebekeye bağlı iki aşamalı çk-d Y-kaynaklı FV eviricinin performansını analiz etmek ve değerlendirmek için çeşitli koşullar altındaki çalışmaları MATLAB Simulink kullanılarak gerçekleştirilmiştir. Önerilen iki aşamalı çk-d Y-kaynaklı FV evirici, 430W güç kapasitesine sahip bir FU 430 M Zebra Pro modülü tarafından beslenmektedir. MATLAB Simulink ortamında FU 430 M Zebra Pro modülün I-V karakteristik değerleri tanımlanmıştır. Farklı zaman aralıklarında güneş ışıınımı ve hücre sıcaklığında değişiklikler uygulanarak farklı senaryolar oluşturularak çk-d Y kaynaklı FV eviricinin kararlı durum analizi ve dinamik değişim koşulları altında sistemin dinamik tepkisi test edilmiştir. Bu koşullar altında çk-d Y kaynaklı topolojideki akım ve gerilim stresi analizleri yapılarak incelenmiştir. Aynı zamanda FV modülden elde edilen gücün şebekeye entegrasyonunun şebeke standartları altında gerçekleştirildiği incelenmiştir. Ayrıca önerilen çk-d Y kaynaklı DA-DA dönüştürücünün standart test koşulları altında anahtarlama elemanları, diyotlar ve kapasitörler üzerindeki gerilim stresleri incelenmiştir. Ayrıca giriş ve çıkış akımı dalgalılığı ve gerilim yükseltme kapasitesi değerlendirilmiştir.


Şekil 5.1’de sırasıyla 1000, 800, 600, 400, 200 ve 100 W/m^2 güneş ışıınımı seviyelerinde FV modülün I-V ve P-V karakteristik eğrisi değişim grafikleri verilmiştir. Bu eğriye göre güneş radyasyonu değeri arttıkça şebekeye enjekte edilen güç miktarı da artmalıdır.



Şekil 5.1: Farklı güneş radyasyonu seviyesinde FU 430 M Zebra Pro modülün I-V ve P-V karakteristik eğrileri

Şekil 5.2’de ise 25, 45 ve 55 °C hücre sıcaklığı seviyelerinde FV modülün I-V ve P-V karakteristik eğrisi değişim grafikleri verilmiştir. Hücre sıcaklığının artması FV

modül gücünü düşürecek, dolayısıyla şebekeye enjekte edilen güç miktarı da azalacaktır.




Şekil 5.2: Farklı hücre sıcaklığı seviyelerinde FU 430 M Zebra Pro modülün I-V ve P-V karakteristik eğrileri

5.1. Geliştirilen çk-d Y Kaynaklı FV Evirici için Farlı Senaryo Çalışmaları

Standart test koşulları altında (1000 W/m^2 ve 25°C) FU 430 M Zebra PRO FV modül 430 W güce sahiptir. İlk olarak önerilen FV eviricinin farklı ışınlım şiddetlerinde kalıcı durum performansı incelenmiştir. Bu senaryolarda hücre sıcaklığı 25°C 'de sabit tutularak FV sistem kararlı durum çalışma bölgesine girinceye kadar sırasıyla 1000 W/m^2 , 800 W/m^2 ve 600 W/m^2 ışınlım altında çalıştırılmıştır. Akabinde kararlı duruma oturma süresi, şebeke akımı genliği, şebeke akımının THD'si, MPPT gücü, DC link gerilim seviyesi, güç faktörü gibi faktörler değerlendirilmiştir. Daha sonra önerilen FV eviricinin ortam koşullarının anlık değişimlerine karşı dinamik tepkisini değerlendirmek için Şekil 5.3'te gösterilen farklı çevresel koşullar senaryosu oluşturulmuştur. Bu senaryolardaki farklı güneş ışınlımı ve hücre sıcaklığı değişimleri FV modüle uygulanarak önerilen çk-d Y kaynaklı FV eviricinin performansını değerlendirmek için simülasyonlar gerçekleştirilmiştir. Bu senaryolara göre toplamda altı farklı MPPT çalışma noktası bulunmaktadır. I. çalışma senaryosunda $t=0.5\text{sn}$ 'ye kadar güneş ışınlımı 1000 W/m^2 , hücre sıcaklığı ise 25°C 'dir. II. çalışma senaryosunda $t=0.5\text{s}$ anından $t=1\text{sn}$ 'ye kadar hücre sıcaklığı 25°C 'den 45°C 'ye yükselirken, güneş ışınlımı 1000 W/m^2 olarak sabit tutulmuştur. III. çalışma senaryosunda $t=1\text{sn}$ 'den $t=1.25\text{sn}$ 'ye kadar güneş ışınlımı 1000 W/m^2 ve hücre sıcaklığı 45°C 'dir. IV. çalışma senaryosunda $t=1.25\text{sn}$ 'de güneş ışınlımı 1000 W/m^2 'den 600 W/m^2 'ye düşerken, hücre sıcaklığı $t=2\text{sn}$ 'ye kadar 45°C sabit tutulmuştur. V. çalışma senaryosunda $t=2\text{sn}$ 'de güneş ışınlımı 600 W/m^2 'den 800 W/m^2 'ye yükselirken, hücre sıcaklığı $t=2.5\text{sn}$ 'ye kadar 45°C olarak kalır. VI. çalışma senaryosunda ise $t=2.5\text{sn}$ 'de güneş ışınlımı 800 W/m^2 iken, hücre sıcaklığı $t=3$

sn'ye kadar 45°C'den 30°C'ye düşer. Daha sonra kararlı durum analizindeki kriterlerin aynısı tartışılıp değerlendirilmiştir.




Şekil 5.3: Güneş ışınlamı ve hücre sıcaklığı değişimi

Bu simülasyon modelindeki güç devresinde Tablo 5.1’de belirtilen FV eviricinin teknik özellikleri kullanılmıştır. Şekil 5.4’te tek fazlı iki aşamalı şebeke bağlantılı çık-d Y kaynaklı evirici güç devresi simülasyon modeli gösterilmiştir.

Tablo 5.1: FV evirici sisteminin teknik özellikleri


Çık d-Y Kaynaklı Dönüştürücü	Değer
Giriş indüktansları	220 μH
Mıknatıslanma indüktansları	2.6 mH
Sargı faktörü	5
Kapasitörler	68 μF
Giriş kapasitörü	1 μF
Anahtarlama frekansı	100 kHz
Evirici	
Nominal Güç	430 VA
DC link gerilimi	380 V
DC link kapasitörü	1000 μF
Anahtarlama frekansı	20 kHz
LCL Filtre	$L_i = 4.5, L_g = 1.1$ $C_f = 1.5 \mu f, R_d = 8$
Anahtarlama frekansı	20 kHz
Şebeke Gerilimi	230V
Elektrik şebekesi frekansı	50 Hz



Şekil 5.4: Çk-d Y kaynaklı FV Eviricinin güç devresinin simülasyon modeli


5.1.1. Çık-d Y kaynaklı FV Eviricinin Kalıcı Durum Cevabı

Şekil 5.5’de standart test koşulları altında (1000 W/m^2 , 25°C) FV eviricinin performansı gösterilmektedir. Tam yük altında FV modülden 428 W güç üretilmiştir. DC link gerilimi 0.7 sn ’de 380V gerilim seviyesindeki kalıcı durumda çalışma durumuna erişmiştir. Şebeke akımının maksimum değeri 1.85A rms olmuştur. Ayrıca güç faktörünün yaklaşık 0.99 olduğu gözlemlenmiştir. Dolayısıyla kalıcı durum hatası sıfıra çok yakın şekilde şebekeye enjekte edilen akım, şebeke gerilimini takip etmiştir. FV eviricinin çıkış şebeke akımının THD değeri $\%2.5$ ’in altında olmuştur.




Şekil 5.5: 1000 W/m^2 ve 25°C standart test koşullarında önerilen FV eviricinin performansı

Şekil 5.6’da 800 W/m^2 güneş ışınlımı ve 25°C hücre sıcaklığında geliştirilen FV eviricinin performansı gösterilmektedir. Bu durumda 341.7 W çıkış gücü, 1.475 A rms çıkış akımı, 0.99 güç faktörü, $\%2.78$ THD elde edilmiştir. DC link gerilimi 0.7 sn ’de 380V gerilim seviyesindeki kalıcı durumda çalışma durumuna erişmiştir.



Şekil 5.6: 800 W/m^2 ve 25°C hücre sıcaklığı koşullarında önerilen FV eviricinin performansı


Şekil 5.7’de 600 W/m^2 güneş ışınlımı ve 25°C hücre sıcaklığında geliştirilen FV eviricinin performansı gösterilmektedir. Bu durumda 255.4 W çıkış gücü, 1.11 A rms çıkış akımı, 0.99 güç faktörü, $\%3.75$ THD elde edilmiştir. DC link gerilimi 0.7 sn ’de 380V gerilim seviyesindeki kalıcı durumda çalışma durumuna erişmiştir.



Şekil 5.7: 600 W/m^2 ve 25°C hücre sıcaklığı koşullarında önerilen FV eviricinin performansı

5.1.2. Çık-d Y kaynaklı FV Eviricinin Dinamik Cevabı


Önerilen FV eviricinin anlık olarak değişen çevresel koşullardaki dinamik cevabını değerlendirmek için Şekil 5.3'teki değişken çevre koşulları FV modüle uygulanmıştır. Şekil 5.3'teki *I. senaryo*da FV modül MPP çalışma noktası için beklenen gerilim, akım ve güç değerleri sırasıyla 39.16V, 10.99A ve 430.4W'dir. Şekil 5.8'de farklı çevresel koşullarda FV modül geriliminin, akımının ve gücünün dinamik tepkisi gösterilmiştir.



Şekil 5.8: Güneş ışınımı ve hücre sıcaklığı değişimlerinde FV modül geriliminin, akımının ve gücünün dinamik tepkisi


Şekil 5.8’de elde edilen simülasyon sonuçlarına göre, bu bölgede FV modülden ölçülen gerilim, akım ve güç değerleri sırasıyla 39.12V, 10.95A ve 428.9W olmuştur. *II. Senaryoya* göre hücre sıcaklığının lineer olarak 45°C’ye çıkartılması sonucunda FV modülden ölçülen gerilim değeri düşmüş ve güç kademeli olarak 428.9W’tan 405.1W’a düşmüştür. *III. Senaryoya* göre hücre sıcaklığı ve güneş radyasyonu miktarı değiştirilmediği için FV modülden ölçülen güç bir önceki senaryodaki gibi 405.1W olarak korunmuştur. *IV. Senaryoda* güneş ışıınım değeri ani olarak 1000 W/m^2 ’den 600 W/m^2 ’ye düşürüldüğü için FV modül akımı ve gücü ışıınım oranı değişimi kadar sırasıyla 6.63A ve 242W’a düşmüştür. *V. Senaryoda* hücre sıcaklığı 45°C’de sabit tutulurken güneş ışıınım değeri ani olarak 600 W/m^2 ’den 800 W/m^2 ’ye yükseltilmesinden dolayı FV modül akımı ve gücü ışıınım oranı değişimi kadar sırasıyla 8.84A ve 325 W’a yükselmiştir. *VI. senaryoda* ise güneş ışıınımı 800 W/m^2 ’de sabit tutularak hücre sıcaklığı 45°C’den 30°C’ye düşürüldüğü için ölçülen FV gerilim değeri yükselmiş ve doğal olarak güç değeri ise 323 W’tan 338 W’a yükselmiştir. Şekil 5.8’de gösterilen sonuçlara göre değişken çevre koşulları altındaki dinamik MPPT performansı incelendiğinde önerilen FV evirici yüksek MPPT performansı sergilemiştir. Dolayısıyla P&O MPPT kontrol algoritması aracılığıyla FV modül maksimum FV gücünün, akımın ve gerilimin oluştuğu MPP noktasında çalıştırılmıştır.

Şekil 5.9’da değişken koşullar altında DC link geriliminin dinamik tepkisi gösterilmiştir. Çk-d Y kaynaklı DA-DA dönüştürücünün çıkışında bulunan DC link kapasitörü gerilimini sabit 380 V gerilimde kontrol etmek için dış döngü DC link gerilim denetleyici kullanılmıştır.




Şekil 5.9: Değişken koşullar altında DC link geriliminin dinamik tepkisi

Şekil 5.9'da gösterildiği gibi DC link gerilimi denetleyicisi sayesinde, $t=1.25$ sn anında güneş ışınımı 1000 W/m^2 'den 600 W/m^2 'ye düşürüldüğü an FV modül gücü azaldığı için DC link gerilim değeri referans değerden sapacaktır. Fakat DC link gerilim denetleyicisi sayesinde DC-link geriliminin dinamik tepkisini incelediğimizde DC link gerilimi hassas ve hızlı bir şekilde yaklaşık 0.5 yakınsama süresinde 380 V gerilime tekrar oturmuştur. Aynı şekilde $t=2$ sn anında güneş ışınımı 600 W/m^2 'den 800 W/m^2 'ye çıkarıldığı an FV modülde üretilen güç artacağı için DC link gerilim değeri referans değerden sapsın ve 0.5 sn de tekrar 380 V gerilime oturmuştur. Tablo 4.6'da DC link denetleyicisi tasarımı için gerekli sınır şartlarına göre geçici kabul edilebilir DC link gerilim dalgalanması (ΔV_{dc}^{max}) 'nın DC link geriliminin %10'unu aşmaması ve şebeke akımının 3. harmonik bileşeni genliğinin temel harmonik akımı genliğine oranının ($\%h_3$) %1.5'ini aşmaması gerektiği belirtilmişti. Kalıcı durum DC link gerilim dalgalanması (Δv_{DC}) sınır değeri 3.8 V olarak belirlenmişti. Şekil 5.9'daki sonuca göre kalıcı durum DC link gerilim dalgalanması (Δv_{DC}) 3.8 V olmuştur. Şekil 5.10'da gösterildiği gibi, şebeke akımının üçüncü harmonik büyüklüğü 0.025A'dır ve bu değer yaklaşık olarak şebeke akımı temel harmonik büyüklüğü 2.494 A'in %0.95'ine eşittir. Elde edilen bu sonuca göre DC link denetleyicisinin kazanç parametrelerinin iyi tasarlanması sonucunda DC bara denetleyicisi çıkışındaki referans şebeke akımı sinyalindeki 3. harmonik bileşeni bastırılmıştır. Ayrıca 3. harmonik bileşeni oranının %1.5'ten daha az olmasında seçici harmonik kompanzatör de etkili olmuştur.



Şekil 5.10: Kararlı durum çalışmada şebeke akımının FFT analizi

Şekil 5.11'deki güneş ışınımındaki adım değişikliklerine göre FV eviricinin dinamik cevabı gösterilmiştir.




Şekil 5.11: $t = 1.25$ sn ve $t = 2$ sn anlarındaki güneş ışınımı değişikliği durumunda şebeke bağlantılı çk-d Y Kaynak FV eviricinin dinamik cevabı

Şekil 5.3'te hücre sıcaklığı $45\text{ }^{\circ}\text{C}$ 'de sabitken güneş ışıını 1000 W/m^2 'den 600 W/m^2 'ye düşmüş ve daha sonra 800 W/m^2 'ye yükselmiştir. Şekil 5.11'deki güneş ışıınıındaki adım değışiklikleri sonucunda şebeke gücü, $t=1.25$ sn anından sonra 404 W'den 240 W'a düşmüş, $t=2$ sn anından sonra ise 240 W'tan 324 W'a yükselmiştir. Şekil 5.11'deki şebeke akımı genliği değışimi incelendiğinde DC link gerilim denetleyicisi sayesinde güneş ışıınıındaki değışimlerden kaynaklı anlık olarak referans şebeke akımı genliği $t=1.25$ sn anında azalırken, $t=2$ sn anında ise artmıştır. PLL denetleyici şebekenin faz açısına başarılı bir şekilde kilitlenmiştir. DC-link denetleyici çıkışındaki şebeke akımı genliği PLL denetleyici çıkışında elde edilen faz açısı sinyaliyle çarpılarak sinüs formunda referans şebeke akımı sinyali elde edilmiştir. Şekil 5.8'deki evirici çıkışındaki şebeke akımı ve gerilimi sinyali incelendiğinde iç döngülü PR+HC akım denetleyici, üretilen sinüs referans şebeke akımı sinyalini sıfıra yakın kararlı durum hatasıyla takip etmiştir. Bu yüzden yaklaşık 0.99 güç faktörüne sahip şebeke akımıyla aktif güç kontrolü gerçekleştirilerek FV modülden elde edilen güç şebekeye enjekte edilmiştir. Şekil 5.11'deki şebeke akımı %THD değışimi incelendiğinde güneş ışıını değışiklerinin anlık değıştiğı $t=1.25$ sn ve $t=2$ sn anlarında şebeke akımının THD'si maksimum %8.5'e ulaşmıştır. Ancak, kararlı durumda şebeke akımının THD'si %5'in altında tutulmuştur. Şekil 5.11'de DC link gerilimin anlık güneş radyasyonu değışiklerinin meydana geldiğı $t=1.25$ sn ve $t=2$ sn anlarında tolere edilebilir DC link gerilim dalgalanması değeri 38 V'u hiç geçmemiştir. Kararlı durumda DC link gerilim dalgalanması ise 3.8V olmuştur. Aynı zamanda güneş radyasyonundaki anlık değışimlere rağmen DC-link gerilim bu değışim anından 0.7 sn sonra tekrar 380 V'ta sabit tutulmuştur.

Şekil 5.12'de, FV eviricinin III., IV., V. ve VI. senaryolardaki çevresel koşullara göre şebeke akımının ($I_{şebeke}$), geriliminin ($V_{şebeke}$), şebeke akımı THD (%)'sinin, ve şebekeye enjekte edilen gücün ($P_{çıkış}$) dalga grafikleri detaylı olarak verilmiştir. Güneş ışıınıından kaynaklı şebekeye aktarılan aktif güç sırasıyla 404 W, 240 W ve 324 W iken, VI. senaryoda hücre sıcaklığının düşmesi nedeniyle 330 W'dan 337 W'a yükselmiştir. Dolayısıyla güneş radyasyonu arttıkça şebekeye aktarılan güç artarken, hücre sıcaklığı arttıkça azalmaktadır. Her bir senaryoda şebeke akımı, şebeke gerilimini 0.99 güç faktöründe takip etmiştir. Ayrıca her bir senaryoda seçici harmonik kompensatör sayesinde %THD değeri %5'in altında olmuştur. Elde edilen bu sonuçlara

göre MPPT, DC link gerilim, PLL ve şebeke akımı kontrolü etkin bir şekilde gerçekleştirilmiştir.




Şekil 5.12: (a) FV modülün $1000 W/m^2$ güneş ışınlamı ve $45^\circ C$ hücre sıcaklığı durumu (b) $600 W/m^2$ güneş ışınlamı ve $45^\circ C$ hücre sıcaklığı durumu (c) $800 W/m^2$ güneş ışınlamı ve $45^\circ C$ hücre sıcaklığı durumu (d) Güneş ışınlamı $800 W/m^2$ 'de sabitken hücre sıcaklığının $45^\circ C$ 'den $30^\circ C$ 'ye düşürülmesi durumu için şebeke bağlantılı çk-d Y kaynaklı FV eviricinin performansı.

5.1.3. Gerilim ve Akım Stresi Analizi

Standart test koşulları altında ($1000 W/m^2$ güneş ışınlamı, $25^\circ C$ hücre sıcaklığı) FV eviricinin gerilim yükseltme katmanı için önerilen çk d-Y kaynaklı DA-DA dönüştürücünün devre elemanları üzerindeki gerilim ve akım stresi incelenmiştir. İkinci


hücre üzerindeki akım ve gerilim stresi değerleri aynı olacağı için sadece bir hücre üzerindeki analizlere yer verilmiştir. Şekil 5.13'te, önerilen topolojinin giriş akımı sinyali gösterilmiştir. Elde edilen bu sonuçlara göre giriş akımının ortalama değeri 10.93 A'dır. Giriş akımı dalgalılığı değeri ise 1.29A olmuştur. L_1 ve L_2 bobinlerinin ortalama akımı ise 5.4515A'dır. Bu bobinlerin akım dalgalılık değeri ise yaklaşık 3A'dır. Çok katmanlı d-Y kaynaklı dönüştürücünün anahtarlama elemanları 180° faz kaydırma yöntemiyle tetiklendiği için giriş akımı dalgalılığı neredeyse %43 azaltılmıştır. Çok katmanlı yapı sayesinde giriş gücü ikiye bölünmüştür. Dolayısıyla Şekil 5.13'teki sonuçlara göre anahtarlama elemanları üzerinden geçen akım da ikiye bölünmüştür.




Şekil 5.13: Standart test koşulları altında çk d-Y kaynaklı DA-DA dönüştürücünün akım analizi

Şekil 5.14'te görüldüğü gibi gerilim yükseltme anahtarları diğer Y kaynaklı dönüştürücülerin aksine düşük gerilimli bölgede olduğu için anahtarlama elemanları üzerindeki gerilim stresi DC link geriliminin yaklaşık dört katı kadar azaltılmıştır. Böylece çk d-Y kaynaklı dönüştürücü anahtarlama elemanları üzerindeki akım stresi ve gerilim stresi azaltılmıştır. Standart test koşulları altında Q1 anahtarı üzerinden geçen maksimum akım ve gerilim sırasıyla yaklaşık 6.6 A ve 95.5 V olmuştur. Eğer katmansız bir yapı olsaydı anahtar üzerinden yaklaşık maksimum 13 A akım geçerdi. FV modülün standart test koşulları altındaki MPPT algoritmasının belirlediği V_{MPP} gerilimi yaklaşık 39.2 V'tur. Bu durumda DC link geriliminin 380 V'a yükseltilmesi için doluluk oranı

0.59 olmuştur. Denklem (4.10)'da anahtar üzerindeki gerilim stresi 95V olarak hesaplanmıştır. Simülasyon sonuçlarıyla bu değer 98V olmuştur. Dolayısıyla çok katmanlı yapı sayesinde anahtarlama elemanı üzerindeki gerilim ve akım stresi oldukça azaltılmıştır.



Şekil 5.14: Çk d-Y kaynaklı dönüştürücüsünün anahtarlama elemanları üzerindeki akım ve gerilim stresi



Şekil 5.15: Çk d-Y kaynaklı dönüştürücüsünün diyotları üzerindeki akım ve gerilim stresi

Şekil 5.15'te ise simülasyon sonuçlarına göre D1 ve D2 diyotları üzerindeki gerilim stresi gösterilmiştir. Şekil incelendiğinde D1 diyotu üzerinde 482V gerilim stresi meydana gelmiştir. Denklem (4.11)'den standart test koşullarında D1 diyotu üzerindeki gerilim stresi hesaplandığında 479 V bulunur. Şekil 5.15'e göre D2 diyotu

üzerindeki gerilim stresi 96 V'tur. Denklem (4.11)'den D2 diyotu üzerindeki gerilim stresi hesaplandığında 95.6 V bulunur. Elde edilen sonuçlara göre en yüksek gerilim stresi D1 diyotu üzerinde meydana gelmiştir. Ayrıca diyotlar ve anahtarlama elamanı üzerindeki gerilim stresi değerleri beklenildiği gibi elde edilmiştir.



6. SONUÇLAR VE ÖNERİLER

6.1.Sonuçlar

FV teknolojilerin genel sistem güvenliğini arttırmak, maliyetini düşürmek ve verimliliğini yükseltmek için FV hücre teknolojilerinin yanı sıra FV modül ile şebeke arasında kullanılan güç elektroniği dönüştürücülerinin geliştirilmesi elzemdir. Böylece dünya üzerinde yenilenebilir enerji teknolojileri arasında hızla yükselen FV teknolojilerinin pazar payı daha da artacaktır. Ancak FV kurulu güç kapasitesinin hızla artması şebeke tarafında bazı problemlere neden olabilir. Bu yüzden şebeke standartlarına uygun FV eviricilerin geliştirilmesi gerekmektedir.

FV modül üzerinden doğrudan şebekeye enerji aktarılması için etkin MPPT kontrol ve EMI performansı için sürekli giriş akımında çalışabilen ve evirici girişinde yüksek gerilim dönüştürme oranına sahip DA-DA dönüştürücülerin geliştirilmesi gerekmektedir. Fakat günümüzdeki geleneksel DA-DA dönüştürücüler, bu amaç için daha fazla sayıda devre bileşenine ve kompleks kontrol yapısına sahiptir.

Bu tez çalışmasında şebeke bağlantılı FV uygulamalar için manyetik kuplajlı empedans kaynağı DA-DA dönüştürücü teknolojilerinin kullanılması öngörülmüştür. Dolayısıyla çok katmanlı değiştirilmiş Y kaynaklı DA-DA dönüştürücü topolojisi önerilmiştir. Önerilen bu topoloji sürekli giriş akımına, düşük akım dalgalılığına, düşük anahtarlama elemanı stresine ve yüksek gerilim dönüştürme oranına sahiptir. Özellikle çok katmanlı yapı sayesinde giriş kaynağındaki bu topolojide güç ikiye bölünerek topoloji çıkışına aktarılmıştır. Bu sayede daha düşük güç-akım kapasiteli anahtarlama elemanları seçimi gerçekleştirilmiştir. Giriş gücünün paylaşımından dolayı önerilen bu topolojide kullanılan giriş bobini, manyetik kuplajlı bobinlerin ve kapasitörlerin hacmi küçültülmüştür. Ayrıca bu topolojinin anahtarlama elemanları 180° faz kaydırma yöntemiyle kontrol edildiği için giriş bobininin akımları arasında da 180° faz farkı meydana gelir. Giriş akımı bu iki akımın vektörel toplamı olduğundan dolayı akım dalgalılık oranı oldukça azaltılmıştır. Hatta 0.5 doluluk oranında akım dalgalılığı sıfırdır. Ayrıca MPPT kontrol etkinliğini arttırmak için diğer topolojilere kıyasla oldukça düşük giriş akımı dalgalılığına sahiptir. Bu topolojinin tasarım denklemleri, CCM (Sürekli İletim Modu) durumu göz önünde bulundurularak çıkartılmıştır. Bu avantajlardan dolayı önerilen π -d Y kaynaklı DA-DA dönüştürücü, H köprü eviricinin gerilim yükseltme katmanında kullanılarak iki aşamalı şebeke bağlantılı FV evirici

yapısı elde edilmiştir. Önerilen yüksek gerilim kazançlı bu topoloji, düşük gerilimli FV giriş gerilimini DC link için gerekli 380 V gerilime yükseltmiştir.

Önerilen bu topolojinin şebeke bağlantılı FV sistemlerde performansını incelemek için π -d Y kaynaklı DA-DA dönüştürücünün bütün devre parametrelerinin tasarımı FV modül karakteristik eğrisi göz önünde bulundurularak gerçekleştirilmiştir. İki aşamalı FV evirici yapısından dolayı π -d Y kaynaklı dönüştürücü çıkışındaki kapasitör tasarımı, DC linkteki çift katlı şebeke harmoniklerinin elimine edilmesi için DC link kapasitörü olarak tasarlanmıştır. FV evirici çıkışındaki harmoniklerin elimine edilmesi ve kararsızlığa neden olan rezonans frekansındaki osilasyonları baskılamak için seri sönümlenme direncine sahip LCL filtre tasarımı gerçekleştirilmiştir.

Önerilen π -d Y kaynaklı FV eviricinin FV modülden elde edilen gücü şebekeye entegre etmesi için güç devresinin tasarımının yanı sıra denetleyici tasarımına da ihtiyaç duyulur. Bu yüzden önerilen π -d Y kaynaklı FV eviricinin FV modülü MPP bölgesinde çalıştırması, DC link gerilim regülasyonu yapabilmesi, şebeke faz açısını takip edebilmesi ve şebeke akımı genliğini kontrol edebilmesi gerekmektedir. Özellikle güneş radyasyonu, hücre sıcaklığı gibi değişken iklimsel koşullara karşı MPPT performansının hızlı, etkili ve verimli olması gerekmektedir. Ayrıca şebeke standartlarının korunması için özellikle düşük THD'li olarak şebeke akımıyla güç entegrasyonu yapılmalıdır. Dolayısıyla şebeke standartları göz önünde bulundurularak π -d Y kaynaklı FV eviricinin güç devresi ve kontrol devresi tasarlanmıştır.

π -d Y kaynaklı FV eviricinin girişine FU 430 M Zebra FV modül bağlanmıştır. FV modül üzerindeki güneş radyasyonu ve hücre sıcaklığındaki anlık veya lineer değişiklikler gerçekleştirilerek tasarlanan şebeke bağlantılı iki aşamalı π -d Y kaynaklı FV eviricinin kararlı durum ve dinamik performansı doğrulanmıştır. FV modülden elde edilen enerjiyi şebekeye aktarmak için P&O algoritmali dış döngülü MPPT kontrolü, dış döngülü DC link gerilim kontrolü ve iç döngülü aktif akım kontrolü gerçekleştirilmiştir. Önerilen bu topolojide gerçekleştirilen geleneksel P&O MPPT kontrol yönteminden elde edilen sonuçlara göre değişken çevresel şartlarda yüksek yakınsama hızı, izleme doğruluğu ve salınım açısından kabul edilebilir sonuçlar elde edilmiştir. Özellikle güneş ışınımı değişiminde MPPT kontrol algoritması tekrar hızlı bir şekilde MPP çalışma bölgesine ulaşmıştır. Çevresel şartlar değiştikçe FV modülün anlık olarak MPP noktasında değiştiği için DC link geriliminde de referans 380V gerilim değerinden sapmalar meydana gelmiştir. Dış döngülü DC link gerilim denetleyicisi değişken iklimsel koşullar altında DC link gerilimi hızlı bir şekilde tekrar

380 V deęerinde regüle etmiştir. Anlık güneş ışınlımındaki deęişimlerde tolere edilebilir DC link gerilim dalgalanması 38 V'un altında tutulmuştur. Kararlı durumda ise DC link gerilim dalgalanması 3.8 V olmuştur. Tek fazlı şebekeye baęlı evirici yapısından dolayı DC link gerilim denetleyici çıkışındaki referans şebeke akımında 3. derece harmonikler meydana gelmektedir. Bu harmonikleri baskılamak için DC link denetleyicinin kazanç parametrelerinin tasarımı neticesinde şebeke akımındaki 3.harmonik bileşenler %1.5'in altında tutulmuştur. Referans şebeke akımının sıfıra yakın sürekli durum hatası ile takip edilmesi için iç döngülü PR denetleyici tasarımı gerçekleştirilmiştir. Elde edilen sonuçlara göre referans şebeke akımı sıfıra yakın kararlı durum hatası ile takip edilerek kontrol edilmiştir. Referans şebeke akımında sadece 3. harmonikler yer almaz, aynı zamanda 5.,7.,9. harmonik bileşenlerde bulunmaktadır. Bu harmonik bileşenlerin elimine edilmesi için PR denetleyiciye paralel seçici harmonik kompensatör kullanılmıştır. Denetleyicide seçici harmonik kompensatör kullanılmasıyla şebekeye enjekte edilen akım harmonikleri azaltılmıştır. FV modüldeki deęişken güneş ışınlımı ve sıcaklık koşulları altında bile şebekeye enjekte edilen akım harmonikleri sınır deęerin altında tutulmuş ve seçici harmonik kompensatör tarafından bu harmonikler elimine edilmiştir. Tüm çevresel koşullar altında şebeke standartlarına göre şebeke akımının THD deęeri %5'in altında kalmıştır. Önerilen çk-d Y kaynaklı DA-DA dönüştürücüsü FV uygulamalarda kullanılan iki aşamalı mikro eviricilerin birinci aşamadaki gerilim yükseltme katmanı için iyi bir seçenek olabilir. Önerilen topolojinin yanı sıra kullanılan kontrol yöntemleri sayesinde FV modülden elde edilen güç, şebeke standartlarında uygun bir şekilde şebekeye entegre edilmiştir.

6.2.Öneriler

FV uygulamalardaki mikro eviriciler için empedans kaynaklı dönüştürücülerin kullanımı yaygınlaşmaktadır. Özellikle gerilim kazancının yükseltilmesi için daha farklı manyetik kuplajlı topolojiler üzerine odaklanılabilir. Manyetik kuplajlı topolojilerin en temel dezavantajlarından birisi manyetik kuplajlı bobindeki kaçak indüktanstan kaynaklı ani gerilim sıçramalarıdır. Bu gerilim sıçramaları dönüştürücünün güvenliğini riske atabilir. Yükseltme anahtarları açık konuma getirildiğinde kaçak indüktanstan dolayı diyotlar kapalı kalmaya devam ederler. Dolayısıyla gerilim kazancı kayıpları meydana gelir. Aynı zamanda kaçak indüktans kayıplarından kaynaklı dönüştürücü verimi olumsuz etkilenir. Bu çalışmada gerilim yükseltme anahtarı yüksek gerilimli

çıkış bölgesinden ziyade düşük gerilimli giriş bölgesinde olduğu için ani gerilim sıçramaları doğal olarak azalmıştır. Ayrıca anahtarlama elemanı üzerindeki gerilim stresi giriş gerilimine eşittir. Bütün bu bilgiler ışığında kaçak indüktansı azaltılmış yeni topolojiler geliştirilerek manyetik kuplajlı dönüştürücünün güvenliği artırılabilir, gerilim kazancı kayıpları ve verimi yükseltilebilir. Önerilen topolojinin maliyetini düşürmek için daha az devre bileşenine sahip topolojiler geliştirilebilir. FV modülün arkasına montajlanan mikro eviricilerde güç yoğunluğunun artırılması için daha az devre bileşenine ve hacmine sahip topolojiler geliştirilmelidir. Önerilen bu topolojideki en fazla güç kayıpları anahtarlama elemanı üzerinde gerçekleşir. Dolayısıyla yumuşak anahtarlama yöntemleri kullanılarak anahtarlama kayıpları azaltılabilir. İki aşamalı şebeke bağlantılı FV eviricinin dinamik cevabını arttırmak için farklı kontrol yöntemleri uygulanabilir. Bu çalışmada manyetik kuplajlı çk-d Y kaynaklı DA-DA dönüştürücünün FV uygulamalarda kullanımının uygun olabileceği gösterilmiştir. Güvenlik için adalanma önlenmesi tespiti ve reaktif güç talebinin gerektiği arıza geçişleri durumunda dinamik şebeke destek kapasitesi özellikleri de şebeke bağlantılı bu eviriciye eklenebilir.

KAYNAKLAR

- Ahrabi, R. R., & Banaei, M. R. (2016). Improved Y-source DC-AC converter with continuous input current. *IET Power Electronics*, 9(4), 801-808. <https://doi.org/10.1049/iet-pel.2014.0947>
- Altintas, H. B., & Kulaksiz, A. A. (2023). A single phase modified Y-source inverter with high voltage gains and reduced switch stresses. *International Journal of Emerging Electric Power Systems*. <https://doi.org/10.1515/IJEEPS-2023-0194/MACHINEREADABLECITATION/RIS>
- Araújo, S. V., Engler, A., Sahan, B., & Antunes, F. L. M. (2007). LCL filter design for grid-connected NPC inverters in offshore wind turbines. *7th International Conference on Power Electronics, ICPE'07*, 1133-1138. <https://doi.org/10.1109/ICPE.2007.4692556>
- Bauer, J. (2010). Single Phase Voltage Source Inverter Photovoltaic Application. *Acta Polytechnica*, 50(4). <https://doaj.org/article/2f8de836a6cc4a9ab0881bb326e1a3bc>
- Benda, V., & Černá, L. (2020). PV cells and modules – State of the art, limits and trends. *Heliyon*, 6(12), e05666. <https://doi.org/10.1016/J.HELIYON.2020.E05666>
- Blaabjerg, F., & Ionel, D. M. (2017). *Renewable energy devices and systems with simulations in MATLAB and ANSYS* (F. Blaabjerg & M. Ionel Dan, Ed.). CRC Press.
- Blaabjerg, F., Teodorescu, R., Liserre, M., & Timbus, A. V. (2006). Overview of control and grid synchronization for distributed power generation systems. *IEEE Transactions on Industrial Electronics*, 53(5), 1398-1409. <https://doi.org/10.1109/TIE.2006.881997>
- Chen, L., Amirahmadi, A., Zhang, Q., Kutkut, N., & Batarseh, I. (2014). Design and implementation of three-phase two-stage grid-connected module integrated converter. *IEEE Transactions on Power Electronics*, 29(8), 3881-3892. <https://doi.org/10.1109/TPEL.2013.2294933>
- Cruz Martins, D., & Demonti, R. (2001). Photovoltaic energy processing for utility connected system. *IECON'01. 27th Annual Conference of the IEEE Industrial Electronics Society (Cat. No.37243)*, 1965-1969. <https://doi.org/10.1109/IECON.2001.975592>
- Çelik, Ö., Zor, K., Tan, A., & Teke, A. (2022). A novel gene expression programming-based MPPT technique for PV micro-inverter applications under fast-changing atmospheric conditions. *Solar Energy*, 239, 268-282. <https://doi.org/10.1016/J.SOLENER.2022.05.012>
- Dong, D., Agamy, M. S., Harfman-Todorovic, M., Liu, X., Garces, L., Zhou, R., & Cioffi, P. (2018). A PV Residential Microinverter With Grid-Support Function: Design, Implementation, and Field Testing. *IEEE Transactions on Industry Applications*, 54(1), 469-481. <https://doi.org/10.1109/TIA.2017.2752680>
- Esram, T., & Chapman, P. L. (2007). Comparison of photovoltaic array maximum power point tracking techniques. *IEEE Transactions on Energy Conversion*, 22(2), 439-449. <https://doi.org/10.1109/TEC.2006.874230>
- Femia, N., Petrone, G., Spagnuolo, G., & Vitelli, M. (2005). Optimization of perturb and observe maximum power point tracking method. *IEEE Transactions on Power Electronics*, 20(4), 963-973. <https://doi.org/10.1109/TPEL.2005.850975>
- Forouzesh, M., Baghrmian, A., & Salavati, N. (2015). Improved Y-source inverter for distributed power generation. *ICEE 2015 - Proceedings of the 23rd Iranian*

- Conference on Electrical Engineering*, 10, 1677-1681.
<https://doi.org/10.1109/IranianCEE.2015.7146488>
- Gajanayake, C. J., Luo, F. L., Gooi, H. B., So, P. L., & Siow, L. K. (2010). Extended-boost Z-source inverters. *IEEE Transactions on Power Electronics*, 25(10), 2642-2652. <https://doi.org/10.1109/TPEL.2010.2050908>
- Gao, M., Chen, M., Zhang, C., & Qian, Z. (2014). Analysis and implementation of an improved flyback inverter for photovoltaic AC module applications. *IEEE Transactions on Power Electronics*, 29(7), 3428-3444.
<https://doi.org/10.1109/TPEL.2013.2279266>
- Hu, H., Harb, S., Kutkut, N., Batarseh, I., & Shen, Z. J. (2013). A review of power decoupling techniques for microinverters with three different decoupling capacitor locations in PV systems. *IEEE Transactions on Power Electronics*, 28(6), 2711-2726. <https://doi.org/10.1109/TPEL.2012.2221482>
- Hu, H., Harb, S., Kutkut, N. H., Shen, Z. J., & Batarseh, I. (2013). A single-stage microinverter without using electrolytic capacitors. *IEEE Transactions on Power Electronics*, 28(6), 2677-2687. <https://doi.org/10.1109/TPEL.2012.2224886>
- Hurley, W. G., & Wölflé, W. H. (2013). Transformers and Inductors for Power Electronics: Theory, Design and Applications. *Transformers and Inductors for Power Electronics: Theory, Design and Applications*.
<https://doi.org/10.1002/9781118544648>
- IEA. (2024). *Renewables 2023*. <https://www.iea.org/reports/renewables-2023>
- IEEE 1547-2018. (2018). <https://standards.ieee.org/ieee/1547/5915/>
- IEEE Std 519-2022. (2022). 1-31.
- IQ8HC Microinverter | Enphase. (2024). Enphase.
<https://enphase.com/store/microinverters/iq8-series/iq8hc-microinverter>
- IRENA. (2023). *Renewable Energy Statistics 2023*. www.irena.org
- Ji, Y., Liu, H., Feng, Y., Wu, F., & Wheeler, P. (2020). High Step-Up Y-Source Coupled-Inductor Impedance Network Boost DA-DA Converters with Common Ground and Continuous Input Current. *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 8(3), 3174-3183.
<https://doi.org/10.1109/JESTPE.2019.2892499>
- Kamala Devi, V., Premkumar, K., Bisharathu Beevi, A., & Ramaiyer, S. (2017). A modified Perturb & Observe MPPT technique to tackle steady state and rapidly varying atmospheric conditions. *Solar Energy*, 157, 419-426.
<https://doi.org/10.1016/J.SOLENER.2017.08.059>
- Knabben, G. C., Schmitz, L., Custodio, O. J., De Medeiros, R. Z., Bettiol, A. L., Martins, D. C., & Coelho, R. F. (2017). Photovoltaic micro-inverter with active filtering and thin-film capacitors. *14th Brazilian Power Electronics Conference, COBEP 2017, 2018-January*, 1-6. <https://doi.org/10.1109/COBEP.2017.8257253>
- Kummari, N., Chakraborty, S., & Chattopadhyay, S. (2018). An Isolated High-Frequency Link Microinverter Operated with Secondary-Side Modulation for Efficiency Improvement. *IEEE Transactions on Power Electronics*, 33(3), 2187-2200. <https://doi.org/10.1109/TPEL.2017.2699945>
- Li, D., Loh, P. C., Zhu, M., Gao, F., & Blaabjerg, F. (2013). Cascaded multicell trans-Z-source inverters. *IEEE Transactions on Power Electronics*, 28(2), 826-836.
<https://doi.org/10.1109/TPEL.2012.2205709>
- Li, Y., Anderson, J., Peng, F. Z., & Dichen, L. (2009). Quasi-z-source inverter for photovoltaic power generation systems. *Conference Proceedings - IEEE Applied Power Electronics Conference and Exposition - APEC*, 918-924.
<https://doi.org/10.1109/APEC.2009.4802772>

- Liu, H., Ji, Y., Wang, L., & Wheeler, P. (2018). A family of improved magnetically coupled impedance network boost DA-DA converters. *IEEE Transactions on Power Electronics*, 33(5), 3697-3702. <https://doi.org/10.1109/TPEL.2017.2763153>
- Liu, H., Li, Y. H., Liu, K., Loh, P. C., Wang, W., Xu, D., & Blaabjerg, F. (2019). Extended quasi-Y-source inverter with suppressed inrush and leakage effects. *IET Power Electronics*, 12(4), 719-728. <https://doi.org/10.1049/IET-PEL.2018.5901>
- Liu, H., Li, Y., Zhou, Z., & Wu, H. (2019). A modified Y-source inverter. *Conference Proceedings - IEEE Applied Power Electronics Conference and Exposition - APEC, 2019-March*, 3477-3482. <https://doi.org/10.1109/APEC.2019.8722155>
- Liu, H., Ran, Y., Liu, K., Wang, W., & Xu, D. (2018). A Modified Single-Phase Transformerless Y-Source PV Grid-Connected Inverter. *IEEE Access*, 6, 18561-18569. <https://doi.org/10.1109/ACCESS.2018.2818188>
- Liu, H., Zhou, Z., Liu, K., Loh, P. C., Wang, W., Xu, D., & Blaabjerg, F. (2018). A Family of High Step-Up Coupled-Inductor Impedance-Source Inverters with Reduced Switching Spikes. *IEEE Transactions on Power Electronics*, 33(11), 9116-9121. <https://doi.org/10.1109/TPEL.2018.2820814>
- Loh, P. C., Li, D., & Blaabjerg, F. (2013). Γ -Z-source inverters. *IEEE Transactions on Power Electronics*, 28(11), 4880-4884. <https://doi.org/10.1109/TPEL.2013.2243755>
- Masters, G. M. (2004). *Renewable and Efficient Electric Power Systems*. Wiley-IEEE Press. <https://ieeexplore.ieee.org/book/5237268>
- Miaosen Shen, Jin Wang, Joseph, A., Peng, F. Z., Tolbert, L. M., & Adams, D. J. (2004). Maximum constant boost control of the Z-source inverter. *Conference Record of the 2004 IEEE Industry Applications Conference, 2004. 39th IAS Annual Meeting., 1*, 142-147. <https://doi.org/10.1109/IAS.2004.1348400>
- Mo, W., Loh, P. C., & Blaabjerg, F. (2014). Asymmetrical Γ -source inverters. *IEEE Transactions on Industrial Electronics*, 61(2), 637-647. <https://doi.org/10.1109/TIE.2013.2253066>
- Nguyen, M. K., Le, T. V., Park, S. J., & Lim, Y. C. (2015). A class of quasi-switched boost inverters. *IEEE Transactions on Industrial Electronics*, 62(3), 1526-1536. <https://doi.org/10.1109/TIE.2014.2341564>
- Nguyen, M. K., Lim, Y. C., & Cho, G. B. (2011). Switched-Inductor Quasi-Z-Source Inverter. *IEEE transactions on power electronics*, 26(11), 3183-3191. <https://doi.org/10.1109/TPEL.2011.2141153>
- NREL. (2024). *Champion Photovoltaic Module Efficiency Chart*. <https://www.nrel.gov/pv/module-efficiency.html>
- Peng, F. Z. (2003). Z-source inverter. *IEEE Transactions on Industry Applications*, 39(2), 504-510. <https://doi.org/10.1109/TIA.2003.808920>
- Peng, F. Z., Shen, M., & Qian, Z. (2005). Maximum boost control of the Z-source inverter. *IEEE Transactions on Power Electronics*, 20(4), 833-838. <https://doi.org/10.1109/TPEL.2005.850927>
- Qian, W., Peng, F. Z., & Cha, H. (2010). Trans-Z-source inverters. *2010 International Power Electronics Conference - ECCE Asia -, IPEC 2010*, 1874-1881. <https://doi.org/10.1109/IPEC.2010.5542122>
- Quan, X., Yu, R., Zhao, X., Lei, Y., Chen, T., Li, C., & Huang, A. Q. (2020). Photovoltaic Synchronous Generator: Architecture and Control Strategy for a Grid-Forming PV Energy System. *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 8(2), 936-948. <https://doi.org/10.1109/JESTPE.2019.2953178>
- Ramasamy, V., Zuboy, J., O'Shaughnessy, E., Feldman, D., Desai, J., Woodhouse, M., Basore, P., & Margolis, R. (2022). *U.S. Solar Photovoltaic System and Energy*

- Storage Cost Benchmarks, With Minimum Sustainable Price Analysis: Q1 2022.*
<https://doi.org/10.2172/1891204>
- Rathore, N., Panwar, N. L., Yettou, F., & Gama, A. (2021). A comprehensive review of different types of solar photovoltaic cells and their applications. *International Journal of Ambient Energy*, 42(10), 1200-1217.
<https://doi.org/10.1080/01430750.2019.1592774>
- Reza Reisi, A., Hassan Moradi, M., & Jamasb, S. (2013). Classification and comparison of maximum power point tracking techniques for photovoltaic system: A review. *Renewable and Sustainable Energy Reviews*, 19, 433-443.
<https://doi.org/10.1016/J.RSER.2012.11.052>
- Rezk, H., & Eltamaly, A. M. (2015). A comprehensive comparison of different MPPT techniques for photovoltaic systems. *Solar Energy*, 112, 1-11.
<https://doi.org/10.1016/J.SOLENER.2014.11.010>
- Shahid, H., Kamran, M., Mehmood, Z., Saleem, M. Y., Mudassar, M., & Haider, K. (2018). Implementation of the novel temperature controller and incremental conductance MPPT algorithm for indoor photovoltaic system. *Solar Energy*, 163, 235-242. <https://doi.org/10.1016/J.SOLENER.2018.02.018>
- Siwakoti, Y. P., Blaabjerg, F., & Loh, P. C. (2015a). Quasi-Y-Source Boost DC-DC Converter. *IEEE Transactions on Power Electronics*, 30(12), 6514-6519.
- Siwakoti, Y. P., Blaabjerg, F., & Loh, P. C. (2015b, Kasım 10). Quasi-Y-source inverter. *2015 Australasian Universities Power Engineering Conference: Challenges for Future Grids, AUPEC 2015.*
<https://doi.org/10.1109/AUPEC.2015.7324804>
- Siwakoti, Y. P., Loh, P. C., Blaabjerg, F., & Town, G. E. (2014a). Y-source impedance network. *IEEE Transactions on Power Electronics*, 29(7), 3250-3254.
<https://doi.org/10.1109/TPEL.2013.2296517>
- Siwakoti, Y. P., Loh, P. C., Blaabjerg, F., & Town, G. E. (2014b). Y-source impedance network. *IEEE Transactions on Power Electronics*, 29(7), 3250-3254.
<https://doi.org/10.1109/TPEL.2013.2296517>
- Strzelecki, R., Adamowicz, M., Strzelecka, N., & Bury, W. (2009). New type T-source inverter. *CPE 2009 - 6th International Conference-Workshop - Computability and Power Electronics*, 191-195. <https://doi.org/10.1109/CPE.2009.5156034>
- Sun, D., Ge, B., Liang, W., Abu-Rub, H., & Peng, F. Z. (2015). An energy stored Quasi-Z-Source cascade multilevel inverter-based photovoltaic power generation system. *IEEE Transactions on Industrial Electronics*, 62(9), 5458-5467.
<https://doi.org/10.1109/TIE.2015.2407853>
- Teodorescu, R., Blaabjerg, F., Liserre, M., & Loh, P. C. (2006a). Proportional-resonant controllers and filters for grid-connected voltage-source converters. *IEE Proceedings: Electric Power Applications*, 153(5), 750-762.
<https://doi.org/10.1049/IP-EPA:200600008>
- Teodorescu, R., Blaabjerg, F., Liserre, M., & Loh, P. C. (2006b). Proportional-resonant controllers and filters for grid-connected voltage-source converters. *IEE Proceedings: Electric Power Applications*, 153(5), 750-762.
<https://doi.org/10.1049/IP-EPA:200600008>
- Van Beuzekom, I., Hodge, B. M., & Slootweg, H. (2018). Projecting solar photovoltaic efficiencies from lab to market. *2018 IEEE International Energy Conference, ENERGYCON 2018*, 1-6. <https://doi.org/10.1109/ENERGYCON.2018.8398813>
- Wang, H., & Blaabjerg, F. (2014). Reliability of capacitors for DC-link applications in power electronic converters - An overview. *IEEE Transactions on Industry Applications*, 50(5), 3569-3578. <https://doi.org/10.1109/TIA.2014.2308357>

- Wang, Y., Jing, W., Qiu, Y., Wang, Y., Deng, X., Hua, K., Hu, B., & Xu, D. (2019). A family of y-source DC/DC converter based on switched inductor. *IEEE Transactions on Industry Applications*, 55(2), 1587-1597. <https://doi.org/10.1109/TIA.2018.2871658>
- Xuyang, Z., Huaguang, Z., Hanqing, Z., Pengqiao, Z., Feng, W., Jia, H., & Deyu, S. (2017). A variable step-size P&O method in the application of MPPT control for a PV system. *Proceedings of 2016 IEEE Advanced Information Management, Communicates, Electronic and Automation Control Conference, IMCEC 2016*, 1503-1506. <https://doi.org/10.1109/IMCEC.2016.7867467>
- Yang, Y., Blaabjerg, F., Kim, K. A., & Sangwongwanich, A. (2018). Advances in grid-connected photovoltaic power conversion systems. *Advances in Grid-Connected Photovoltaic Power Conversion Systems*, 1-205. <https://doi.org/10.1016/C2016-0-05033-7>
- Yuan, J., Blaabjerg, F., Yang, Y., Sangwongwanich, A., & Shen, Y. (2019). An overview of photovoltaic microinverters: Topology, efficiency, and reliability. *Proceedings - 2019 IEEE 13th International Conference on Compatibility, Power Electronics and Power Engineering, CPE-POWERENG 2019*. <https://doi.org/10.1109/CPE.2019.8862334>
- Yuan, J., Mostaan, A., Yang, Y., Siwakoti, Y. P., & Blaabjerg, F. (2020). A Modified Y-Source DA-DA Converter with High Voltage-Gains and Low Switch Stresses. *IEEE Transactions on Power Electronics*, 35(8), 7716-7720. <https://doi.org/10.1109/TPEL.2020.2964153>
- Zhang, D., Zhang, Q., Grishina, A., Amirahmadi, A., Hu, H., Shen, J., & Batarseh, I. (2011). A comparison of soft and hard-switching losses in three phase microinverters. *IEEE Energy Conversion Congress and Exposition: Energy Conversion Innovation for a Clean Energy Future, ECCE 2011, Proceedings*, 1076-1082. <https://doi.org/10.1109/ECCE.2011.6063893>
- Zhang, Z., Zhang, J., Shao, S., & Zhang, J. (2018). A High-Efficiency Single-Phase T-Type BCM Microinverter. *IEEE Transactions on Power Electronics*, 34(1), 984-995. <https://doi.org/10.1109/TPEL.2018.2824342>
- Zhu, M., Yu, K., & Luo, F. L. (2010). Switched inductor Z-source inverter. *IEEE Transactions on Power Electronics*, 25(8), 2150-2158. <https://doi.org/10.1109/TPEL.2010.2046676>

EKLER**EK-1 P&O MPPT ALGORİTMASI PROGRAMLAMA KODU**

```

function Vref = RefGen(V,I)

Vrefmax=46.13; % Voc
Vrefmin=0.0;
Vrefinit=39.19; % Around Vmpp
deltaVref=0.15;
persistent Vold Pold Vrefold;

dataType = 'double';

if isempty(Vold)
    Vold=0;
    Pold=0;
    Vrefold=Vrefinit;
end

P=V*I;
dV=V-Vold;
dP=P-Pold;

if dP ~= 0
    if dP < 0
        if dV < 0
            Vref =Vrefold + deltaVref;
        else
            Vref = Vrefold - deltaVref;
        end
    else
        if dV < 0
            Vref = Vrefold - deltaVref;
        else
            Vref = Vrefold + deltaVref;
        end
    end
else Vref=Vrefold;
end

if Vref >= Vrefmax || Vref <= Vrefmin
    Vref=Vrefold;
end

Vrefold=Vref;
Vold=V;
Pold=P;

```


EK-2.3: DC-LİNK GERİLİM VE ŞEBEKE AKIMI KONTROLÜ BLOK ŞEMASI

