



**YENİ NESİL BİR DA-DA DÖNÜŞTÜRÜCÜ İÇİN ANALOG DENETLEYİCİ
TASARIMI VE UYGULAMASI**

Enes TURAN

**YÜKSEK LİSANS TEZİ
ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ ANA BİLİM DALI**

**GAZİ ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ**

TEMMUZ 2021

ETİK BEYAN

Gazi Üniversitesi Fen Bilimleri Enstitüsü Tez Yazım Kurallarına uygun olarak hazırladığım bu tez çalışmada;

- Tez içinde sunduğum verileri, bilgileri ve dokümanları akademik ve etik kurallar çerçevesinde elde ettiğimi,
- Tüm bilgi, belge, değerlendirme ve sonuçları bilimsel etik ve ahlak kurallarına uygun olarak sunduğumu,
- Tez çalışmada yararlandığım eserlerin tümüne uygun atıfta bulunarak kaynak gösterdiğimi,
- Kullanılan verilerde herhangi bir değişiklik yapmadığımı,
- Bu tezde sunduğum çalışmanın özgün olduğunu,

bildirir, aksi bir durumda aleyhime doğabilecek tüm hak kayıplarını kabullendiğimi beyan ederim.

Enes TURAN

07/07/2021

YENİ NESİL BİR DA-DA DÖNÜŞTÜRÜCÜ İÇİN ANALOG DENETLEYİCİ TASARIMI VE UYGULAMASI

(Yüksek Lisans Tezi)

Enes TURAN

GAZİ ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

Temmuz 2021

ÖZET

Geri bildirim döngülerinin kararlılık analizi zor bir konudur. Günümüzde geri bildirim döngülerinin tasarımında deneme ve yanılma yöntemleri ile tasarım sürecini tamamlama geniş bir yer tutmaktadır. Bu tez kapsamında geri bildirim döngü tasarımında deneme ve yanılma yöntemine ihtiyaç duymadan açık çevrim bir sistemi denetim altına alarak kararlılığını sağlayan, K-faktör tasarım yöntemi diye isimlendirilen, güçlü bir matematiksel yöntemin analizi, tasarımı ve uygulaması gerçekleştirilmektedir. Kontrol edilen sistem basit veya karmaşık bir sistem olabilir. Yöntem sistem yapısından bağımsız olarak aynı şekilde çalışmaktadır. Matematiksel denklem akışı sistemden elde edilen kesim frekansı ve faz gecikmesini kullanarak denetleyici devresinin tasarımını yapmaya olanak sağlamaktadır. Denetleyici devresi elemanlarını hesaplamak için kullanılan matematiksel yöntem kapalı çevrim sistemin güvenilirliğini arttırmaktadır. Bu tez çalışması içerisinde yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücü için K-faktör tasarım yöntemi kullanılarak analog denetleyici tasarımı gerçekleştirilmiştir. Denetleyici devresi ile oluşturulan kapalı çevrim dönüştürücü sistemi giriş geriliminde ve yükte belirli sınırlar içerisinde değişim meydana gelmesine rağmen dönüştürücü çıkışında sabit çıkış gerilimi elde edilmesini sağlamaktadır. Çalışmada K-faktör tasarım yönteminin teorik çalışması yapılmıştır. Teorik çalışma ile gerçekleştirilen tasarım ile benzetim çalışması ve deneysel çalışma gerçekleştirilerek sonuçları incelenmiştir. Benzetim çalışması ve deneysel çalışma sonuçları K-faktör tasarım yöntemi ile oluşturulan kapalı çevrim dönüştürücü sisteminin çıkış gerilimini kontrol altına alabildiğini göstermiştir. Sonuç olarak K-faktör tasarım yöntemi ile yeni nesil bir da-da dönüştürücü için güvenilir bir kontrol yöntemi oluşturulabileceği gösterilmiştir.

Bilim Kodu : 90522
Anahtar Kelimeler : Analog denetleyici, k-faktör, da-da dönüştürücü, z-kaynak
Sayfa Adedi : 108
Danışman : Dr. Öğr. Üyesi Bülent DAĞ
İkinci Danışman : Prof. Dr. M. Timur AYDEMİR

DESIGN AND IMPLEMENTATION OF AN ANALOG CONTROLLER FOR A NOVEL DC-DC CONVERTER

(M. Sc. Thesis)

Enes TURAN

GAZİ UNIVERSITY

GRADUATE SCHOOL OF NATURAL AND APPLIED SCIENCES

July 2021

ABSTRACT

Stability analysis of feedback loops is a difficult issue. Today, completing the design process with trial and error methods has a large place in the design of feedback loops. Within the scope of this thesis, analysis, design and implementation of a strong mathematical method called K factor design method, which ensures stability by controlling an open loop system without the need for trial and error method, are accomplished in feedback loop design. The controlled system can be a simple or complex system. The method works the same way regardless of the structure of the system. The flow of mathematical equations allows designing the controller circuit by using the cut-off frequency and phase delay obtained from the system. The mathematical method used to calculate the controller circuit elements increases the reliability of the closed loop system. In this thesis, an analog controller design has been performed by using the K-factor design method for a novel isolated Z-source dc-dc converter with high voltage gain. The closed loop converter system created by the controller circuit provides a constant output voltage at the output of the converter although there is a step change in input voltage and load within certain limits. The theoretical study of the K-factor design method has been practiced in the study. The simulation study and experimental study has been implemented with the design, which was conducted with the theoretical study, and the results has been analyzed. The results of the simulation study and experimental study demonstrates that the controller generated with the K-factor design method controls the output voltage. As a result, it has been demonstrated that a reliable control method is created for a new generation dc-dc converter with the K-factor design method.

Science Code : 90522
Key Words : Analog controller, k-factor, dc-dc converter, z-source
Page Number : 108
Supervisor : Asst. Prof. Bülent DAĞ
Co-Supervisor : Prof. Dr. M. Timur AYDEMİR

TEŞEKKÜR

Benimle değerli bilgi ve tecrübelerini paylaşan hocalarım Dr. Öğr. Üyesi Bülent DAĞ, Doç. Dr. Bünyamin TAMYÜREK ve Prof. Dr. M. Timur AYDEMİR'e teşekkürü bir borç bilirim. Yüksek lisans eğitimim boyunca desteklerini esirgemeyen çok değerli aileme ve kıymetli dostlarıma en içten duygularım ile teşekkür ederim.



İÇİNDEKİLER

	Sayfa
ÖZET	iv
ABSTRACT.....	v
TEŞEKKÜR.....	vi
İÇİNDEKİLER	vii
ÇİZELGELERİN LİSTESİ.....	ix
ŞEKİLLERİN LİSTESİ.....	x
RESİMLERİN LİSTESİ	xv
SİMGELER VE KISALTMALAR.....	xvi
1. GİRİŞ.....	1
2. KAPALI ÇEVİRİM SİSTEM VE KÜÇÜK SİNYAL MODELİ.....	9
2.1. Kapalı Çevrim Sistem	9
2.2. Küçük Sinyal Modeli	12
2.2.1. Kontrol teorisi ile küçük sinyal modeli.....	12
2.2.2. Ağ analizörü ile küçük sinyal modeli	15
2.2.3. Benzetim programı ile küçük sinyal modeli	16
3. YENİ NESİL YÜKSEK GERİLİM KAZANÇLI VE İZOLELİ Z-KAYNAK DA-DA DÖNÜŞTÜRÜCÜ	19
4. K-FAKTÖR TASARIM YÖNTEMİ	23
4.1. Tip-1 Kompansatör	25
4.2. Tip-2 Kompansatör	27
4.3. Tip-3 Kompansatör	31
5. BENZETİM ÇALIŞMASI.....	37
5.1. Açık Çevrim DA-DA Dönüştürücü	37
5.2. Kapalı Çevrim DA-DA Dönüştürücü.....	41

	Sayfa
6. DENEYSEL ÇALIŞMA	61
6.1. Hata Yükselteci Devresi.....	61
6.2. Testere Dişi Dalga Devresi	63
6.3. Karşılaştırmalı Devresi.....	66
6.4. İzolatör Devresi.....	68
6.5. Kapı Sürme Devresi	69
6.6. Açık Çevrim Dönüştürücü	72
6.7. Kapalı Çevrim Dönüştürücü	76
7. SONUÇ VE ÖNERİLER	97
KAYNAKLAR	99
ÖZGEÇMİŞ	107

ÇİZELGELERİN LİSTESİ

Çizelge	Sayfa
Çizelge 3.1. Anahtar iletimde iken yarı iletkenlerin iletim ve tıkama durumları	21
Çizelge 3.2. Anahtar tıkamada iken yarı iletkenlerin iletim ve tıkama durumları.....	22
Çizelge 5.1. Açık çevrim da-da dönüştürücü devre tasarım seçimleri	37
Çizelge 5.2. Açık çevrim da-da dönüştürücü devre elemanları	37
Çizelge 5.3. Hata yükselteci devre tasarımında kullanılan parametreler	45
Çizelge 5.4. Hata yükselteci devresi devre elemanları	46
Çizelge 6.1. Hata yükselteci devresi deneysel çalışma elemanları	62
Çizelge 6.2. Testere dişi dalga devresi deneysel çalışma elemanları	64
Çizelge 6.3. Karşılaştırmalı devresi deneysel çalışma elemanları	67
Çizelge 6.4. İzolatör devresi deneysel çalışma elemanları	69
Çizelge 6.5. Kapı sürme devresi deneysel çalışma elemanları	71
Çizelge 6.6. Açık çevrim da-da dönüştürücü deneysel çalışma devre elemanları.....	76

ŞEKİLLERİN LİSTESİ

Şekil	Sayfa
Şekil 2.1. Açık çevrim sistem genel blok şeması.....	10
Şekil 2.2. Kapalı çevrim sistem genel blok şeması.....	10
Şekil 2.3. Kapalı çevrim da-da dönüştürücü sistemi genel blok şeması.....	11
Şekil 2.4. Kapalı çevrim da-da dönüştürücü sisteminin doğrusallaştırılmış modeli.....	12
Şekil 2.5. Ağ analizörü ile küçük sinyal modeli elde etme bağlantı yapısı	15
Şekil 2.6. PLECS de açık çevrim dönüştürücüde kurulması gereken giriş ve çıkış yapıları.....	17
Şekil 2.7. PLECS de bode diyagram doğrulaması için kurulması gereken devre yapısı.....	18
Şekil 3.1. Yeni nesil z-kaynak da-da dönüştürücü devre şeması.....	20
Şekil 3.2. Yeni nesil z-kaynak da-da dönüştürücü anahtar iletimde iken devre şeması	21
Şekil 3.3. Yeni nesil z-kaynak da-da dönüştürücü anahtar tıkamada iken devre şeması	22
Şekil 4.1. Faz payı ve kazanç payı.....	23
Şekil 4.2. Tip-1 kompensatör devre şeması	25
Şekil 4.3. Tip-1 kompensatör bode diyagramı.....	26
Şekil 4.4. Tip-2 kompensatör devre şeması	28
Şekil 4.5. Tip-2 kompensatör bode diyagramı.....	29
Şekil 4.6. Tip-3 kompensatör devre şeması	32
Şekil 4.7. Tip-3 kompensatör bode diyagramı.....	33
Şekil 5.1. Açık çevrim da-da dönüştürücü devre şeması	38
Şekil 5.2. Açık çevrim da-da dönüştürücü $V_{giriş}=20\text{ V}$ - $R_{yük}=560\ \Omega$ iken çıkış gerilimi.....	38
Şekil 5.3. Açık çevrim da-da dönüştürücü $V_{giriş}=22\text{ V}$ - $R_{yük}=560\ \Omega$ iken çıkış gerilimi.....	39
Şekil 5.4. Açık çevrim da-da dönüştürücü $V_{giriş}=18\text{ V}$ - $R_{yük}=560\ \Omega$ iken çıkış gerilimi.....	39

Şekil	Sayfa
Şekil 5.5. Açık çevrim dönüştürücü $V_{giriş}=20\text{ V}$ - $R_{yük}=460\ \Omega$ iken çıkış gerilimi...	40
Şekil 5.6. Açık çevrim dönüştürücü $V_{giriş}=20\text{ V}$ - $R_{yük}=660\ \Omega$ iken çıkış gerilimi...	40
Şekil 5.7. Bode diyagram için güncellenmiş açık çevrim da-da dönüştürücü devre şeması.....	41
Şekil 5.8. Açık çevrim da-da dönüştürücü bode diyagramı	42
Şekil 5.9. Açık çevrim da-da dönüştürücü bode diyagramı doğrulamasının devre şeması.....	43
Şekil 5.10. Açık çevrim da-da dönüştürücü bode diyagramı ($V_{giriş}=22\text{ V}$).....	44
Şekil 5.11. Açık çevrim da-da dönüştürücü bode diyagramı ($V_{giriş}=18\text{ V}$).....	44
Şekil 5.12. Hata yükselteci devresi bode diyagramı	46
Şekil 5.13. Kapalı çevrim da-da dönüştürücü devre şeması	47
Şekil 5.14. $V_{giriş}\ 20\text{ V} \rightarrow 22\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=560\ \Omega$)	48
Şekil 5.15. $V_{giriş}\ 22\text{ V} \rightarrow 18\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=560\ \Omega$)	48
Şekil 5.16. $V_{giriş}\ 18\text{ V} \rightarrow 20\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=560\ \Omega$)	49
Şekil 5.17. $V_{giriş}\ 20\text{ V} \rightarrow 22\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=460\ \Omega$)	49
Şekil 5.18. $V_{giriş}\ 22\text{ V} \rightarrow 18\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=460\ \Omega$)	50
Şekil 5.19. $V_{giriş}\ 18\text{ V} \rightarrow 20\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=460\ \Omega$)	50
Şekil 5.20. $V_{giriş}\ 20\text{ V} \rightarrow 22\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=660\ \Omega$)	51
Şekil 5.21. $V_{giriş}\ 22\text{ V} \rightarrow 18\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=660\ \Omega$)	51
Şekil 5.22. $V_{giriş}\ 18\text{ V} \rightarrow 20\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=660\ \Omega$)	51
Şekil 5.23. $V_{giriş}\ 20\text{ V} \rightarrow 22\text{ V}$ değişimi anında dönüştürücü tepkisi ($R_{yük}=760\ \Omega$)	52

Şekil	Sayfa
Şekil 5.24. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)	52
Şekil 5.25. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)	53
Şekil 5.26. $R_{yük}$ 560 $\Omega \rightarrow$ 460 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	53
Şekil 5.27. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	54
Şekil 5.28. $R_{yük}$ 560 $\Omega \rightarrow$ 460 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	54
Şekil 5.29. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	55
Şekil 5.30. $R_{yük}$ 560 $\Omega \rightarrow$ 460 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	55
Şekil 5.31. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	56
Şekil 5.32. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	56
Şekil 5.33. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	57
Şekil 5.34. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	57
Şekil 5.35. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	58
Şekil 5.36. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	58
Şekil 5.37. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	59
Şekil 6.1. Hata yükselteci devresi deneysel çalışma devre şeması	63
Şekil 6.2. Testere dişi dalga devresi deneysel çalışma devre şeması	64
Şekil 6.3. Testere dişi dalga devresi benzetim çalışması grafiği.....	65
Şekil 6.4. Testere dişi dalga devresi deneysel çalışma grafiği	65

Şekil	Sayfa
Şekil 6.5. Karşılaştırmalı devresi deneysel çalışma devre şeması	67
Şekil 6.6. Karşılaştırmalı devresi deneysel çalışma grafiği.....	67
Şekil 6.7. İzolatör devresi deneysel çalışma devre şeması.....	69
Şekil 6.8. Kapı sürme devresi deneysel çalışma devre şeması.....	71
Şekil 6.9. Kapı sürme devresi deneysel çalışma grafiği.....	72
Şekil 6.10. <i>Vgiriş</i> 20 V→22 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =560 Ω)	78
Şekil 6.11. <i>Vgiriş</i> 22 V→18 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =560 Ω)	79
Şekil 6.12. <i>Vgiriş</i> 18 V→20 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =560 Ω)	79
Şekil 6.13. <i>Vgiriş</i> 20 V→22 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =460 Ω)	80
Şekil 6.14. <i>Vgiriş</i> 22 V→18 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =460 Ω)	81
Şekil 6.15. <i>Vgiriş</i> 18 V→20 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =460 Ω)	81
Şekil 6.16. <i>Vgiriş</i> 20 V→22 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =660 Ω)	82
Şekil 6.17. <i>Vgiriş</i> 22 V→18 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =660 Ω)	83
Şekil 6.18. <i>Vgiriş</i> 18 V→20 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =660 Ω)	83
Şekil 6.19. <i>Vgiriş</i> 20 V→22 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =760 Ω)	84
Şekil 6.20. <i>Vgiriş</i> 22 V→18 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =760 Ω)	84
Şekil 6.21. <i>Vgiriş</i> 18 V→20 V değişimi anında dönüştürücü tepkisi (<i>Ryük</i> =760 Ω)	85
Şekil 6.22. <i>Ryük</i> 560 Ω →460 Ω değişimi anında dönüştürücü tepkisi (<i>Vgiriş</i> =20 V).....	86

Şekil	Sayfa
Şekil 6.23. Ryük $460 \Omega \rightarrow 560 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	86
Şekil 6.24. Ryük $560 \Omega \rightarrow 460 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	87
Şekil 6.25. Ryük $460 \Omega \rightarrow 560 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	88
Şekil 6.26. Ryük $560 \Omega \rightarrow 460 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	89
Şekil 6.27. Ryük $460 \Omega \rightarrow 560 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	89
Şekil 6.28. Ryük $660 \Omega \rightarrow 760 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	90
Şekil 6.29. Ryük $760 \Omega \rightarrow 660 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V).....	91
Şekil 6.30. Ryük $660 \Omega \rightarrow 760 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	92
Şekil 6.31. Ryük $760 \Omega \rightarrow 660 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V).....	92
Şekil 6.32. Ryük $660 \Omega \rightarrow 760 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	93
Şekil 6.33. Ryük $760 \Omega \rightarrow 660 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V).....	94

RESİMLERİN LİSTESİ

Resim	Sayfa
Resim 6.1. Deneysel çalışma düzeneği.....	77



SİMGELER VE KISALTMALAR

Bu çalışma içerisinde kullanılmış simgeler ve kısaltmalar, açıklamaları ile birlikte aşağıda sunulmuştur.

Simgeler

Açıklamalar

A	Amper
C	Kapasitans
dB	Desibel
F	Farad
H	Henry
Hz	Hertz
L	Endüktans
P	Güç
S	Saniye
V	Volt
W	Watt

Kısaltmalar

Açıklamalar

AA	Alternatif Akım
ADC	Analog Digital Converter
AWG	American Wire Gauge
BJT	Bipolar Junction Transistor
DA	Doğru Akım
DAC	Digital Analog Converter
FPGA	Field Programmable Gate Array
MOSFET	Metal Oxide Semiconductor Field Effect Transistor
PID	Proportional Integral Derivative
PWM	Pulse Width Modulation
RMS	Root Mean Square
SOA	Safe Operating Area
TF	Transfer Fonksiyonu

1. GİRİŞ

DA-DA dönüştürücüler girişlerine uygulanan DA gerilimi çıkışlarında düşürebilen, yükseltebilen veya hem düşürüp hem yükseltebilen elektronik güç dönüştürücü devreleridir. DA-DA dönüştürücüler günümüzde pek çok çeşitli cihaz içerisinde kullanılmaktadır. Uygulamaların türüne ve özelliklerine göre güç gereksinimleri değişmekte, değişen güç ihtiyaçlarına göre de kullanılabilen topoloji seçenekleri değişmektedir. Güç ihtiyaçlarının yanı sıra bazı uygulamalarda giriş ile çıkış arasında yalıtım ihtiyacı da ortaya çıkmaktadır. Bu da temel topolojileri izoleli ve izolesiz olmak üzere iki temel gruba ayırmaktadır.

Düşüren tipte çalışan dönüştürücüler genellikle düşük gerilim ihtiyacı olan elektronik devrelerde tercih edilmektedir [1]. Akıllı birimlerin (işlemci, mikrodenetleyici, FPGA vb.), entegrelerin (ADC, DAC, optik izolatörler, ısı sensörleri, özel amaçlı entegreler vb.) güç ihtiyacını karşılamak için tercih edilmektedir. Literatürde geleneksel düşüren tipte dönüştürücü bulunmaktadır [2]. Düşüren tip geleneksel dönüştürücünün verimliliğini artırıp daha güvenilir bir dönüştürücü oluşturmak için pek çok çalışma yapılmıştır [3-6]. Bu tip uygulamalarda kaynak ile beslenen yükler arasında yalıtım ihtiyacı da bulunuyorsa izolasyon özelliği olan flyback dönüştürücüler kullanılmaktadır [7]. Flyback dönüştürücünün de verimliliğini arttırmak amacıyla birçok çalışma yapılmıştır [8-11].

Yenilenebilir enerji kaynakları (güneş enerjisi, rüzgar enerjisi vb.) ile üretilen güç düşük gerilimlerde meydana gelmektedir [12]. Düşük gerilim ile şebeke gerilimi seviyesinde AA gerilim elde etmek uygun değildir. Gerilim seviyesini arttırmak için birden fazla kaynak seri bağlanabilmektedir. Ancak bu durumda da verimlilik ciddi oranda düşmektedir [12]. Bu yüzden elde edilen gerilimin yüksek verimlilik ve kazanç oranına sahip yükselten tip dönüştürücüler ile hedeflenen yüksek gerilimlere dönüştürülmesi gerekmektedir. Geleneksel yükselten tip dönüştürücüler vardır [13]. Ancak kazanç oranı açısından bu tip uygulamalar için yeterli olmamaktadır. Bundan dolayı daha yüksek verimlilikte daha yüksek gerilim kazancı sağlayan geliştirilmiş yükselten tip da-da dönüştürücüler tercih edilmektedir [14-17].

Güneş panellerinin çıkış gerilimleri her zaman ideal seviyede olmamaktadır [18]. Panelden elde edilen enerji şebeke bağlantısı olmadan direkt olarak DA gerilim halinde kullanılan sistemlerde panelin çıkış geriliminin yükseltilmesi veya düşürülmesi gerekmektedir. Bu

durumlarda hem düşüren hem yükselten tip da-da dönüştürücüler kullanılmaktadır. Hem düşüren hem yükselten tip geleneksel da-da dönüştürücüler literatürde bulunmaktadır [19]. Bu geleneksel dönüştürücünün daha yüksek verimlilikte daha yüksek gerilim kazancı sağlayabilmesi için çalışmalar mevcuttur [20-22]. Geleneksel hem düşüren hem yükselten dönüştürücü ve güncellenen topolojilerinin yanı sıra bu tipte çalışan klasik dönüştürücülerden Cuk dönüştürücü de bulunmaktadır [23]. Cuk dönüştürücü ile de daha yüksek kazanç elde edebilmek için yapılan çalışmalar literatürde vardır [24]. Cuk dönüştürücüye ek olarak klasik dönüştürücülerden hem yükselten hem düşüren tipte çalışan Sepic dönüştürücüde tercih edilmektedir [25]. Sepic dönüştürücünün de hem sağladığı kazanç hem de verimliliğini arttırmak için üzerinde çalışılmış güncellenen yapıları bulunmaktadır [26].

Düşüren tip dönüştürücünün kullanıldığı akıllı devrelerde, cep telefonlarında, bilgisayarlarda, televizyonlarda, enerjisini belirli bir ağ üzerinden alan, depolayan tüm elektronik cihazlarda çoğunlukla kaynak ile yük arasında izolasyon tercih edilmektedir. İzolasyon ile birlikte kaynaktan ve kaynağa bağlı diğer elektronik yüklerden meydana gelebilen bozucu etkilerin kullanılan cihaza sorun oluşturmasının önüne geçilmektedir. Yenilenebilir enerji kaynakları ile enerji üretimi sistemlerinde AA gerilim ile de DA gerilim ile de yük beslenirken kaynak ile yük arasını izole etmek sistemleri daha güvenli kılmaktadır. Bundan dolayı endüstride izolasyon özelliği olan da-da dönüştürücüler daha fazla tercih edilmektedir. Düşüren tip dönüştürücü ihtiyacı olan uygulamalarda flyback dönüştürücüler düşük güç uygulamalarında iyi sonuçlar ürettiği için, daha az malzeme miktarı ve daha düşük maliyetler ile üretim imkanı olmasından dolayı sıklıkla tercih edilir. Ancak izoleli yükselten tip dönüştürücülerde alternatif çok daha fazladır. Özellikle verimlilik, yükselten tip dönüştürücülerde güç seviyeleri arttığı için çok daha önemli bir parametre haline gelmektedir. Yükselten tipte çalışabilen, izolasyon özelliğine sahip literatürde geleneksel yöntemler olarak tanımlanan forward dönüştürücüler [27-28], ikili forward dönüştürücüler [29-30], yarı köprü dönüştürücüler [31-32], tam köprü dönüştürücüler [33-34] endüstriyel uygulamalarda kullanılmaktadır.

Fotovoltaik sistemler, elektrikli araç sistemleri gibi yüksek gerilim ihtiyacı olan sistemlerde kullanmak hedefiyle son yıllarda geleneksel topolojilere göre daha yüksek gerilim kazanç oranına sahip yeni topolojiler üzerine çalışmalar yapılmaktadır. Bu topolojilerin temelinde de kuplajlı endüktör kullanımı yerini almıştır [35]. Kuplajlı endüktör kullanımına ek olarak

devre üzerindeki kayıpları azaltıp, verimliliği arttırarak kazanç oranını arttırabilmek için sıfır akımda anahtarlama özelliğinin dahil edildiği topoloji geliştirilmiştir [36]. Gerilim katlama yönteminin kuplajlı endüktör yapısına dahil edilerek kazancın arttırıldığı çalışma da mevcuttur [37]. Kuplajlı endüktör ile geleneksel topolojilerin birlikte kullanımı gerçekleştirilerek kuplajlı endüktör kaynaklı kaçak endüktans enerjisinin devre elemanları üzerinde oluşturduğu stres azaltılarak kazanç arttırılmıştır [38]. Kuplajlı endüktör yapısına anahtarlama kapasitörlerin dahil edilmesi de kaçak endüktans enerji etkisini azaltarak kazancı yükseltmektedir [39]. Bir değil iki kuplajlı endüktör kullanarak oluşturulmuş topoloji literatüre kazandırılmıştır [40]. Bu çalışmalara ek olarak kuplajlı endüktörün bağlantısına Z-kaynak yapısının dahil edilmesi literatüre kazandırılan bir diğer topolojidir [41].

Tez çalışmasında yükselten tipte çalışan yeni nesil yüksek yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücü kullanılmıştır [41]. Kuplajlı endüktör ve Z-kaynak bağlantı yapısı ile oluşturulan da-da dönüştürücülerin sağladığı önemli avantajlar bulunmaktadır [41-43];

1. Yüksek gerilim kazancı sağlanmasına rağmen kuplajlı endüktörün sarım oranı düşüktür.
2. Kaçak endüktans enerjisi devredeki yarı iletkenler üzerinde ilave stres oluşturmamaktadır.
3. Düşük doluluk oranı ile yarı iletkenler üzerinde yüksek gerilimler oluşmamaktadır.
4. Kuplajlı endüktör izolasyon sağlamaktadır.

DA-DA dönüştürücülerin endüstriyel uygulamalarda güvenli bir şekilde kullanılabilmesi için geri bildirim döngüleri ile kapalı çevrim bir dönüştürücü haline getirilmeleri gerekmektedir. Bu döngülere temel olarak dört gereksinimden dolayı ihtiyaç vardır;

1. Dönüştürücülerin girişlerine uygulanan gerilimler daima aynı seviyede olmamaktadır. Sabit giriş gerilimi olmamasına rağmen beslenen sistemlerin güvenli ve hatasız çalışabilmeleri için dönüştürücülerin çıkış gerilimlerinin sabit olması istenir.
2. Beslenen yükler değişken olabilir. Yükün miktarı belirli sınırlar içerisinde hangi seviyede olursa olsun dönüştürücü çıkış geriliminin aynı seviyede olması hedeflenir.
3. Giriş geriliminde ve yükte anlık değişimlere karşı iyi geçici durum cevabı istenir ve dönüştürücü çıkış geriliminin hızlı bir şekilde kararlı durumuna geri dönmesi istenir.

4. Dönüştürücünün bozucu etkilere karşı kararlı yapıda çalışmasını garanti etmek gerekir.

Teknolojinin gelişmesi enerji tüketimini de hızlı bir şekilde arttırmaktadır. Enerji üretimi için doğal kaynakların tükenmeye başlaması yenilenebilir enerji sistemleri ile enerji üretiminin değerini her geçen gün arttırmaktadır [44]. Yenilenebilir enerji sistemleri ile enerji üretimi yapabilmek için ortaya çıkan zorunluluklar ve standartlar bulunmaktadır [45]. Bu zorunlulukları sağlayarak enerji üretimi gerçekleştirebilmek için enerjinin üretimi esnasında kontrol sistemleri oldukça önemli bir yere sahiptir. Literatürde da-da dönüştürücülerin kapalı çevrim bir sistem haline getirilebilmeleri için ortaya çıkarılmış pek çok ve farklı yapıda kontrol çözümleri bulunmaktadır. Kontrol sistemlerinin amacı da-da dönüştürücülerin giriş gerilimleri ve besledikleri yüklerde, belirlenen aralıklarda, değişimler olmasına rağmen sabit ve kararlı bir şekilde çıkış gerilimleri üretmelerini sağlamaktır.

Temel prensip olarak da-da dönüştürücülerde kontrol işlemi anahtarlama sinyalinin doluluk oranı kontrol edilerek gerçekleştirilir [46-48]. Dönüştürücülerin girişinde ve beslediği yükte meydana gelen değişimlere karşı hedeflenen seviyede çıkış gerilimi üretebilmeleri için anahtarlama süreleri değiştirilir. Anahtarlama süresini kontrol altında tutup, otonom bir şekilde ayarlanmasını sağlayabilmek için açık çevrim dönüştürücülerin kapalı çevrim bir sistem haline getirilmeleri gerekmektedir [47-48].

Gecikmeli bant kontrolü ile oluşturulan kontrol yöntemi literatürde bulunan kontrol çalışmalarından bir tanesidir [49-50]. Bu yöntemde çıkış gerilimi belirlenen referans gerilimi ile karşılaştırılır. Bu yöntemdeki fark referans geriliminin üst ve alt limitlerinin bulunmasıdır. Yani çıkış gerilimi çalışma moduna göre iki farklı referans gerilimi ile karşılaştırılır. Bu limitler sayesinde çıkış gerilimi formu belirli bir dalga formuna sabitlenmiş olur. Ancak bu metotta yöntemin başarılı bir şekilde çalışabilmesi için üst ve alt referans limitleri arasındaki bant genişliğinin dar bir aralıkta tutulması gerekmektedir. Aksi takdirde çıkış geriliminde oluşan salınım miktarı fazla olur. Dar bant genişliği için anahtarlama frekansının yüksek tutulması istenir. Anahtarlama frekansının yüksek olması anahtarlama kayıplarını da arttırır. Yöntem basit bir topoloji üzerinden gerçekleştirilmiştir. Bundan dolayı daha karmaşık topolojilerdeki performansı belirsizdir.

Literatürde geleneksel PI, PID tabanlı kontrol yöntemleri yaygın bir şekilde bulunmaktadır [51-55]. Doğrusal kontrol yöntemleri arasında endüstride en çok tercih edilen yöntemlerdir.

Dönüştürücünün dinamik analizine göre PI veya PID denetim yapısı belirlenerek analog veya dijital tabanlı uygulamaları gerçekleştirilmektedir. Bu geleneksel kontrol çözümlerinde kontrol sabitleri (oransal, integral ve türev) için belirli bir çalışma aralığı belirlendikten sonra optimum katsayı değerleri için benzetim çalışmalarının tekrarlanması gerekmektedir [54-55].

Kayan mod kontrol yöntemi doğrusal olmayan kontrol yöntemidir [56-57]. Bu yöntemde dönüştürücünün harmonik modeli tek fazlı kayma modülasyonuna dayandırılarak kullanılır. Yöntemde oldukça fazla ve zor matematiksel işlem bulunmaktadır. Bu durumda yöntemin kullanımını zorlaştırmaktadır.

Geri adımlama kontrol yöntemi bir diğer doğrusal olmayan kontrol yöntemidir [58-59]. Özellikle yükselten tip da-da dönüştürücülerde etkili sonuçlar üretmektedir. Devre elemanlarına karşı hassasiyetinin az olması yöntemi öne çıkarmaktadır. Kontrol algoritmasında özyineleme mantığı vardır. Matematiksel metodu kontrol kanunlarına ve Lyapunov fonksiyonlarına dayanmaktadır. Yöntem kullanılarak yapılan çalışmalarda temel da-da dönüştürücü topolojileri kullanılmıştır. Daha fazla pasif elemanı olan, daha karmaşık devre analizine sahip yeni nesil dönüştürücüler ile uygulamalarının henüz olmaması yöntemin nasıl sonuçlar üreteceği konusunda belirsizliğe yol açmaktadır. Ayrıca yöntemin hesaplama karmaşıklığı kullanım açısından iyi sonuçlar üretmesine rağmen tasarım için zorluk oluşturmaktadır.

Bulanık mantık yöntemi ile akıllı da-da kontrolü uygulanabilmektedir [60-61]. DA-DA dönüştürücülerin genel olarak doğrusal olmayan bir modele sahip olması doğrusal kontrol teknikleri ile hedeflenen sonuçların elde edilmesinin önüne geçmektedir. Bu noktalarda yapay zeka tekniklerinden bir tanesi olan bulanık mantık yöntemi doğrusal olmayan sistemler için başarılı sonuçlar üretmektedir. Doğrusal kontrol yöntemleri frekans cevabı, yer-kök eğrisi, durum değişkenleri gibi matematiksel yöntemlere ihtiyaç duyarken bulanık mantık yöntemi sistem hakkında uzman seviyede insan bilgisine ihtiyaç duymaktadır. Günümüz teknolojik altyapısına göre bulanık mantık yöntemi basit yapıli dönüştürücülerde başarılı ile uygulanırken karmaşık sistemler için geliştirilmesine ihtiyaç duymaktadır.

Akıllı kontrol yöntemlerinden bir diğeri yapay sinir ağı yöntemidir [62-63]. Geleneksel kontrol yöntemlerine göre geçici durum değişimlerinde çok daha başarılı sonuçlar

üretmektedir. Gelişen teknoloji ile birlikte adını sıkça duymaya başladığımız makine öğrenme metodunun da-da dönüştürücülerin kontrol uygulamalarında yerini daha çok alması beklenmektedir. Yeni bir yöntem oluşu belirli bir altyapısının yeni yeni oluşması endüstride aktif kullanılmasının önüne geçmektedir.

Yeni nesil, yüksek gerilim kazancı sağlayan, kuplajlı endüktör kullanan da-da dönüştürücü topolojileri için de kontrol çalışmaları literatürde bulunmaktadır. Geleneksel PI-PID kontrol yöntemleri kuplajlı endüktör kullanan da-da dönüştürücü topolojilerinde dijital tabanlı kontrol yöntemi olarak sıklıkla tercih edilmektedir [64-65]. Dijital devre elemanları analog devre elemanlarına göre daha uzun ömürlü ve gürültülere karşı daha dayanıklıdır [65]. Ancak dijital kontrol yöntemleri için yazılım ihtiyacı vardır. Yazılım algoritması optimizasyon çalışmasına ihtiyaç duyarken yazılım doğrulama faaliyetleri de tasarım sürecini zorlaştırmaktadır. Bundan dolayı dijital yöntemler analog yöntemlere göre daha maliyetli olmaktadır. Kuplajlı endüktör kullanan da-da dönüştürücü topolojilerini denetim altına alabilmek için kullanılan başka bir kontrol yöntemi tepe akım mod kontrol yöntemidir [66]. Bu yöntem PI kontrol yöntemi ile birlikte kullanılmaktadır. Kapalı çevrim sistemin dinamik tepkisi iyidir bundan dolayı geçici durumlara karşı hızlı tepki vermektedir. Ancak PI kontrol sabitlerini belirlemek için optimizasyona ihtiyaç vardır. Doğrusal bir kontrol yöntemi olmayan kayan mod kontrol yöntemi ile geleneksel PI, PID yapılarının entegre edildiği kontrol çalışmaları literatürde bulunmaktadır [67-68]. İki kademeli oluşturulan kontrol yöntemi geçici durumlarda hızlı sonuçlar üretmektedir.

Kayan mod kontrol, geri-adımlama kontrol, bulanık mantık ve yapay sinir ağı kontrol yöntemleri da-da denetim yöntemlerinin modern yöntemleri olarak sınıflandırılır. Ancak bu yöntemlerin kullanım zorlukları ve matematiksel olarak çok fazla hesaplama karmaşasının bulunması endüstride tercih edilmemelerine sebep olmaktadır [69].

K-faktör tasarım yöntemi ile literatür içerisinde yapılmış çalışmalar bulunmaktadır [70-71]. Ancak bu çalışmalarda tercih edilen da-da dönüştürücü topolojileri eski tip ve karmaşık olmayan dönüştürücü tipleridir. Bundan dolayı K-faktör tasarım yönteminin yeni nesil da-da dönüştürücüler ile kullanımında nasıl bir performans göstereceği belirsizliğini korumaktadır.

Tez kapsamında kullanılan yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücü daha önceki çalışmasında açık çevrim bir dönüştürücü olarak tasarlanmış olup kapalı çevrim bir sistem haline getirilmemiştir [41]. Bu çalışma kapsamında Z-kaynak da-da dönüştürücünün kapalı çevrim denetleyici tasarımı yapılmıştır. Denetleyici tasarımında kullanılan tip-3 kompensatör tasarımı için K-faktör tasarım yöntemi kullanılmıştır. K-faktör tasarım yöntemi frekans alanında kesim frekansı ve faz payını kullanarak çalışan doğrusal bir analog denetleyici yöntemidir. Doğrusal bir kontrol yöntemi olmasından dolayı açık çevrim da-da dönüştürücünün küçük sinyal modelini kullanır. K-faktör tasarım yönteminin devre elemanı hesaplamaları için matematiksel modelinin bulunması ve bu modelini küçük sinyal modeline dayandırması oluşturulan denetleyici devresinin güvenilirliğini arttırmaktadır. Matematiksel denklem akışı tasarım adımlarını kolaylaştırmak ile birlikte optimizasyon ihtiyacını ortadan kaldırdığı için önemli bir avantaj sağlamaktadır. Analog bir denetleyici yöntemi olmasından dolayı yazılım ihtiyacı yoktur. Dijital yöntemlere göre daha düşük maliyet ile gerçekleştirilmesini sağlamaktadır. Çalışmanın temel katkısı yeni nesil bir da-da dönüştürücü ile gerçekleştirilmesi sayesinde K-faktör tasarım yönteminin yeni nesil da-da dönüştürücüler için de kullanılabileceğini göstermesidir.

Çalışmada temel hedef yeni nesil bir da-da dönüştürücü için analog bir denetleyici yöntemi ile kapalı çevrim bir dönüştürücü sistemi oluşturulup oluşturulamayacağını göstermek olduğu için verimlilik açısından bir hedef belirlenmemiştir. Verimlilik sonuçları “Sonuç ve Öneriler” bölümünde belirtilmiştir.

Tezin 2. Bölümünde kapalı çevrim sistem ve kapalı çevrim sistem tasarımını yapabilmek için elde edilmesi gereken küçük sinyal modeli açıklanmıştır. 3. Bölümde kapalı çevrim bir dönüştürücü sistemi haline getirilen Z-kaynak da-da dönüştürücü topolojisinden bahsedilmiştir. 4. Bölümde geri bildirim döngüsünün hata yükselteci devresi için kullanılabilen topolojiler ve bu topolojilerin K-faktör tasarım yöntemi ile matematiksel modelleri sunulmuştur. 5. Bölümde Z-kaynak da-da dönüştürücü için kapalı çevrim dönüştürücü tasarımı yapılmış ve sonuçları PLECS ile benzetim ortamında incelenmiştir. 6. Bölümde deneysel çalışma düzeneği ve sonuçları benzetim sonuçları ile kıyaslanarak açıklanmıştır. 7. bölümde genel değerlendirme yapılmış, sonuçlar ile öneriler paylaşılmıştır.



2. KAPALI ÇEVİRİM SİSTEM VE KÜÇÜK SİNYAL MODELİ

Bu bölüm iki ana başlığa ayrılmıştır.

İlk bölümde kontrol sistem tanımı verilmiştir. Açık çevrim ve kapalı çevrim sistemden bahsedilmiştir. Bu sistemlerin kurulabilmesi için oluşturulması gereken temel bloklar ve blokların hangi işlemleri gerçekleştirerek hangi çıkışları ürettikleri açıklanmıştır.

İkinci bölümde küçük sinyal modeli tanımlanmıştır. Küçük sinyal modeli elde edebilmek için literatürde bulunan örnek çalışmalar ve bu çalışmaların temelleri açıklanmıştır. Literatürde bulunan matematiksel yöntemlerin yanı sıra günümüzdeki teknolojilerin kullanımı ile açık çevrim bir sistemin hızlı ve güvenilir bir şekilde nasıl küçük sinyal modelinin elde edilebileceğine yönelik alternatif yöntemler izah edilmiştir.

2.1. Kapalı Çevrim Sistem

Kontrol işlemi sistemin çıkışından geri bildirim sinyali olarak istenilen seviyede çıkış üretebilmesi için gerekli uyarlama işleminin yapılmasına verilen isimdir. Sistem çıkışının kontrol edilerek kontrol işlemini gerçekleştiren sistemlere kapalı çevrim sistem denir. Kontrol sistemleri giriş ve çıkış ilişkileri göz önüne alınarak iki türde sınıflandırılır.


1. Açık çevrim sistem
2. Kapalı çevrim sistem

Açık çevrim sistem içerisindeki kontrol eylemi sistemin çıkışına bağlı olmadan oluşturulan sistemlere denir. Bir diğer ismi geri bildirimsiz sistemdir. Yapı olarak kapalı çevrim sistemlere göre daha basittir. Trafik ışıkları, eski nesil çamaşır makineleri, çamaşır kurutma makineleri, bulaşık makineleri açık çevrim sisteme örnek verilebilir. Bu sistemler belirli fonksiyonları, belirlenen zaman dilimlerinde sistemin ürettiği sonuçları algılamadan yürütmektedirler. Açık çevrim sistemi temsil eden genel blok şema Şekil 2.1 ile gösterilmiştir



Şekil 2.1. Açık çevrim sistem genel blok şeması

Kapalı çevrim sistem içerisindeki kontrol eylemi sistemin çıkışına bağlı olan sistemlere denir. Bir diğer ismi geri bildirimli sistemdir. Yapı olarak açık çevrim sistemlere göre karmaşık sistemlerdir. Buzdolabı, klima, yeni nesil beyaz eşyalar kapalı çevrim sisteme örnek verilebilir. Kapalı çevrim sistemi temsil eden genel blok şema Şekil 2.2 ile gösterilmiştir.



Şekil 2.2. Kapalı çevrim sistem genel blok şeması


Açık çevrim sistem ve kapalı çevrim sistem arasındaki farklar aşağıda özetlenmiştir;

1. Açık çevrim sistemde çıkış kontrol işlemine bağlı değil iken, kapalı çevrim sistemde çıkış kontrol işlemine bağlıdır.
2. Açık çevrim sistem denetleyici ve sistemden meydana gelirken, kapalı çevrim sistem denetleyici, sistem, geri bildirim ve hata algılayıcı gibi çok daha fazla yapıdan oluşur.
3. Açık çevrim sistemin güvenilirliği kapalı çevrim sisteme göre çok daha düşüktür.
4. Kapalı çevrim sistemin doğruluğu kendi içerisindeki döngüye bağlı iken, açık çevrim sistemin doğruluğu çevresel birçok etkiye bağlıdır.
5. Açık çevrim sistemi oluşturmak kolay iken kapalı çevrim sistemi oluşturmak zordur.
6. Açık çevrim sistem optimize edilemez. Kapalı çevrim sistem optimizasyon işlemini kendisi yapar.
7. Açık çevrim sistemin kalibrasyonu kapalı çevrim sistemin kalibrasyonuna göre daha zordur.

8. Açık çevrim sistem çevresel bozuculardan etkilenirken kapalı çevrim sistem bozucu etkileri kendi içerisinde tolere ederek etkilenmez.

Açık çevrim bir da-da dönüştürücü belirli sınırlar içerisinde girişinde veya çıkışında davranışını etkileyen değişimlere maruz kaldığında kararlı ve belirlenen bir seviyede çıkış üretebilmesi için kapalı çevrim bir dönüştürücü haline getirilmesine ihtiyaç duymaktadır. Şekil 2.3’de kapalı çevrim bir da-da dönüştürücü sisteminin genel blok şeması gösterilmiştir. Hata yükselteci ve darbe genişliği üretici açık çevrim bir da-da dönüştürücünün kapalı çevrim haline getirilerek denetim altına alınabilmesi için gerekli bloklardır.


Kapalı çevrim da-da dönüştürücüde dönüştürücü çıkışından çıkış gerilimi (V_c) alınır. Alınan sinyal geri bildirim sinyali olur. Geri bildirim sinyali ölçeklendirilerek hedeflenen çıkışı elde edebilmek için belirlenen referans gerilimi (V_{ref}) ile hata yükselteci devresinde karşılaştırılır. Hata yükselteci devresinin sonunda denetim işareti (V_d) üretilir. Denetim işareti darbe genişliği üreticinde testere dişi dalga ile karşılaştırılır. Testere dişi dalgaının frekansı dönüştürücü içerisindeki yarı iletkenlerin anahtarlama frekansını belirler. Darbe genişliği üretici çıkışında dönüştürücüdeki yarı iletkenleri sürerek hedeflenen çıkışı elde etmeyi sağlayan doluluk oranında (d) anahtarlama sinyali üretilir. Kapalı çevrim sistem çıkış geriliminin referans gerilimine eşit olmasını sağlayabilmek için anahtarlama sinyalinin doluluk oranını kontrol eder.



Şekil 2.3. Kapalı çevrim da-da dönüştürücü sistemi genel blok şeması

Şekil 2.3’de gösterilen hata yükselteci devresinin tasarımı K-faktör tasarım yöntemi ile oluşturulur. K-faktör tasarım yöntemi doğrusal bir kontrol yöntemi olduğu için açık çevrim dönüştürücünün doğrusal modeline ihtiyaç vardır [72]. Kapalı çevrim dönüştürücünün doğrusallaştırılmış modelini gösteren genel blok şema Şekil 2.4’de gösterilmiştir. Açık çevrim dönüştürücünün kararlılık analizi bu model ile gerçekleştirilir. Şekil 2.4’deki “~” sembolü küçük genlikli işaretleri temsil etmektedir. Bu yaklaşıma göre herhangi bir

değişkenin bir ortalama değer etrafında küçük genlikli bir salınım yaptığı tanımlanır. Küçük genlikli işaretler üzerinden doğrusallaştırılmış modelin bulunması küçük sinyal modeli diye isimlendirilir. $\tilde{v}_d$ denetim işaretindeki değişimi temsil eder. $\tilde{d}$ değeri elde edilen anahtarlama sinyalinin doluluk oranındaki değişimi gösterir. $\tilde{v}_c$ dönüştürücü çıkışındaki değişimi temsil eder. $\tilde{v}_{ref}$ referans değerindeki değişimleri belirtir.



Şekil 2.4. Kapalı çevrim da-da dönüştürücü sisteminin doğrusallaştırılmış modeli

2.2. Küçük Sinyal Modeli

Küçük sinyalin anlamı AA ve DA sinyallerinin toplamından oluşan bir sinyalin DA bileşeninin AA bileşenine oranla çok büyük olması demektir. Küçük sinyal modeli doğrusal kontrol yöntemlerinde ihtiyaç duyulan bir analiz yöntemidir. Doğrusal davranışa sahip olmayan devre elemanları küçük sinyal modeli ile doğrusal olarak incelenebilir. Küçük sinyal analizi ile devrenin doğrusallaştırılması mümkün olur. Doğrusallaştırılan devrenin çıkışı ile girişi arasındaki dinamik ilişki elde edilir. Bu sayede devrenin hangi frekanslarda, hangi sınırlar ile nasıl kontrol edilebileceği belirlenir. Bir sistemin küçük sinyal modelini elde edebilmek için üç farklı yöntem bulunmaktadır.

2.2.1. Kontrol teorisi ile küçük sinyal modeli

Literatürde küçük sinyal modelini teorik olarak elde etmek için çeşitli çalışmalar bulunmaktadır. Bu kapsamda yapılan çalışmalar temel olarak kontrol teorisine dayanır [72]. Kontrol teorisindeki temel mantık devredeki durum değişkenlerinin (pasif elemanların) belirlenip, devre analizi yapılarak bu değişkenlerin birbirleri ile ilişkilerinin çıkartılmasına dayanır. Devre analizi devre içerisinde anahtarlanan yarı iletkenlerin açık ve kapalı modlarına göre yapılır. Açık ve kapalı modlar arasında oluşan geçiş modlarında devrenin çalışmasını etkileyen değişimler oluyorsa bu modların da analize dahil edilmesi gerekir. Modlara göre durum değişkenleri arasındaki ilişkiler çıkarıldıktan sonra kontrol teorisine ait

genel denkleme yerleştirebilmek için durum değişkenleri matrisler halinde yazılır. Açık ve kapalı modların ağırlıklı ortalamalarının elde edilebilmesi için matrisler doluluk oranı ile çarpılarak toplanır. Ağırlıklı matrisler elde edildikten sonra kontrol teorisi genel denklemi kullanılarak devrenin çıkışı ile girişi arasındaki dinamik ilişkisini veren küçük sinyal modeli elde edilir.

Z-kaynak da-da dönüştürücü küçük sinyal modelinin analitik çalışması yapılmıştır [73]. Devredeki anahtarların açık ve kapalı olduğu iki farklı modda analiz yapılmıştır. Bu dönüştürücüde yük endüktif olarak kabul edildiği için devredeki pasif elemanlar için yazılan durum değişkenlerine ek olarak yük akımı da durum değişkeni olarak belirtilmiştir. Durum değişkenlerine bağlı matrisler anahtarların açık ve kapalı durumlarına göre ağırlıklı ortalamaları alındıktan sonra kontrol teorisi temeli kullanılarak dönüştürücünün küçük sinyal modeli elde edilmiştir.

Kuplajlı endüktör kullanan yükseltici tip da-da dönüştürücünün küçük sinyal modelini elde eden analitik çalışma yapılmıştır [74-75]. Kuplajlı endüktörden kaynaklı oluşan ara geçiş modları bu tip devrelerin analizini zorlaştırmaktadır. Devredeki anahtarın açık ve kapalı olma modlarına ek olarak iki geçiş modu da analize dahil edilmiştir. Toplamda dört mod için devredeki durum değişkenlerinin birbirleri olan ilişkileri çıkartılmıştır. Durum değişkenleri ilişkileri elde edildikten sonra küçük sinyal modelini elde edebilmek için bazı varsayımlar yapılmıştır. Doğrusallaştırılan değişkenlerin laplace dönüşümleri alınarak devrenin çıkışı ile doluluk oranı (girişi) arasındaki ilişkiyi veren küçük sinyal modeli elde edilmiştir.

Pasif eleman sayısı fazla olan dönüştürücülerde durum değişken sayısı arttığı için dönüştürücünün mertebesi artmaktadır. Bu durumdan kaynaklı dönüştürücüyü modellemek zorlaşmaktadır. Bu tipte dönüştürücülerin küçük sinyal modeli analizleri için analizi basitleştiren çalışmalar bulunmaktadır [76]. Devre analizi yapılarak devredeki durum değişkenleri bağımlı ve bağımsız değişkenler diye ikiye ayrılır [76]. Bağımsız değişkenler durum değişkeni olarak atanırken bağımlı değişkenler analize dahil edilmez. Bu sayede analizin mertebesi düşürülmüş olur. Devrede mıknatıslama akımı ve çıkış kapasitörü bağımsız değişken olarak atanırken, diğer kapasiteler ara enerji elemanları olduğu için yani kuplajlı endüktörün kaçak endüktans akımını depolamak için kullandıklarından mıknatıslama akımına bağlıdır. Bundan dolayı durum değişkeni olarak tanımlanmamıştır. Durum değişkenleri belirlendikten sonra kontrol teorisinin temelleri kullanılarak küçük

sinyal modeli elde edilmiştir. Kuplajlı endüktör kullanan yükseltici tip da-da dönüştürücünün detaylı analizi yapılmıştır [77]. Kuplajlı endüktör ile trafolar arasındaki temel farka değinilerek kuplajlı endüktörde bulunan mıknatıslama endüktansından ve bunun etkisinden kaynaklı kaçak endüktanstan bahsedilmiştir. Kaçak endüktanstan kaynaklı kaçak akım da durum değişkeni olarak tanımlanmış ve bu sayede daha detaylı bir analiz yapılmıştır. Kaçak endüktanstan kaynaklanan bir mod daha eklenerek devre üç mod altında incelenmiştir. Tüm durum değişkenleri için devre analizi gerçekleştirildikten sonra oluşturulan matrisler ile küçük sinyal modeli elde edilmiştir.

Küçük sinyal modeli için yapılan literatür çalışmalarının çoğunda durum değişkenleri ile oluşturulan geleneksel yaklaşımlar kullanılmaktadır [78]. Geleneksel yaklaşımda devredeki durum değişken sayısı arttığında analizi yapmak oldukça zorlaşmaktadır. Bu çalışmada küçük sinyal modeli için farklı bir matematiksel yaklaşım sunulmuştur. Çalışmanın temeli Leverrier algoritmasına dayanmaktadır. Bu algoritma doğrusallaştırılmış durum değişkenlerinin matrislerini çözümlemede kullanılmaktadır. Algoritma kontrol sistemlerinde sıklıkla kullanılırken da-da dönüştürücülerde kullanımı yaygın değildir [78]. Geleneksel yaklaşımlarda $(sI-A)^{-1}$ matrisinin çözümüne yönelik odaklanma bulunmamaktadır. Dönüştürücülerin mertebesi yükseldikçe ters matris alma işlemi bilgisayar sistemleri ile bile oldukça zorlaşmaktadır. Yeni yaklaşım ile durum değişkenleri doğrusallaştırıldıktan sonra ters matris alma işlemine ihtiyaç duyulmadan küçük sinyal modeli elde edilebilmektedir [79]. Yayın kapsamında Cuk dönüştürücü üzerinden analiz çalışması yapılmıştır. Yayının sonucunda bu algoritmanın kullanımının daha düşük mertebeden dönüştürücülerde geçerli olduğu belirtilmiştir.


Küçük sinyal modeli elde etmeye yönelik alternatif bir yöntem olan grafiksel olarak küçük sinyal modeli elde etme yöntemi tanıtılmıştır [80]. Bu yöntemde endüktör üzerindeki dalga formundan yararlanılmaktadır. Devre kararlı durumda çalışırken endüktör dalga formunu etkileyen bozucu etki devreye uygulanmaktadır. Bu bozucu etkiden kaynaklı çıkış geriliminde oluşan değişimin matematiksel incelemesi yapılarak küçük sinyal modeli elde edilmektedir.

Geleneksel yöntemden farklı yeni bir analiz yöntemi sunulmuştur [81]. Bu yöntemde küçük sinyal modelini elde etmek için matematiksel modele anahtarlama frekansı etkisi de dahil edilmiştir. Çalışmada hem geleneksel yöntem ile hem de önerilen yöntem ile küçük sinyal

modeli elde edilmiş ve karşılaştırılmıştır. Yapılan deneysel çalışma sonucunda önerilen yöntemden elde edilen bode diyagramdan yararlanılarak oluşturulan kontrol döngüsü daha başarılı sonuçlar üretmiştir.

2.2.2. Ağ analizörü ile küçük sinyal modeli

Küçük sinyal modelini elde etmek için kullanılabilen bir diğer yöntem ağ analizörü cihazı kullanmaktır [73]. Bu yöntemin kullanılması için dönüştürücünün fiziksel olarak üretilmiş olması gerekmektedir. Bu sistemde analizi yapabilmek için yarı iletkeni süren devrenin bu sisteme uygun bir şekilde oluşturulması gerekmektedir. Bu devrede anahtarlama sinyali bir tane sabit DA sinyal ile testere dişi dalga karşılaştırılarak üretilir. Sabit DA sinyale ağ analizörü tarafından genliği ve frekansı kontrol edilebilir sinüzoidal bir sinyal eklenir. Üretilen anahtarlama sinyalinin doluluk oranında küçük değişimler oluşturulur. Anahtarlama sinyali kapı sürme devresi üzerinden yarı iletkenlere iletilir. Bu değişimlerden kaynaklı dönüştürücü çıkışında oluşan değişimler ağ analizörü tarafından algılanır. Ağ analizörü kendi içerisindeki algoritma sayesinde bu değişimleri çözümleyerek devrenin küçük sinyal modelini elde eder. Oluşturduğu küçük sinyal modelinin bode diyagramını kullanıcı için oluşturur. Ağ analizörü ile oluşturulan genel bağlantı yapısı Şekil 2.5’de verilmiştir.



Şekil 2.5. Ağ analizörü ile küçük sinyal modeli elde etme bağlantı yapısı

Ağ analizörü ile bir dönüştürücünün küçük sinyal modelinin elde edilmesinin en önemli avantajı devre içerisindeki tüm etkiler dahil edilerek elde edilmiş olmasıdır. Bunun anlamı pasif elemanlar içerisindeki etkilerin tamamının küçük sinyal modeline dahil edilmesidir.

Bu etkiler kapasitörler için kapasitöre ait seri endüktans, seri direnç ve paralel direnç iken endüktörler için seri direnç ve paralel kapasitans değerleridir. Ağ analizörü gerçeğe en yakın sonucu ürettiği için endüstriyel uygulamalarda yaygın bir biçimde kullanılmaktadır.

2.2.3. Benzetim programı ile küçük sinyal modeli


Küçük sinyal modelini elde etmenin üçüncü yöntemi benzetim programlarından yararlanmaktır. Günümüzde gelişen teknoloji elektronik devrelerin benzetim çalışmalarını gerçekleştirmeyi oldukça kolaylaştırırken benzetim çalışmalarının kapsamını da her geçen gün arttırmaktadır [82-83]. Plexim şirketinin ürettiği PLECS programı açık çevrim bir sistemin küçük sinyal modelinin analizi sonucunda bode diyagramını elde etmeyi mümkün kılmaktadır.

Bu tez kapsamında yapılan çalışmada kullanılan da-da dönüştürücünün küçük sinyal modeli PLECS programı kullanılarak elde edilmiştir. PLECS programının analiz araçları içerisinde dürtü yanıtı analizi vardır. Bu analiz dönüştürücü çıkışı kararlı duruma geldiği anda anahtarlamamanın bir periyodunda bir tane sinüzoidal dürtüyü dönüştürücüye uygular. Programın algoritması bu dürtünün dönüştürücüde meydana getirdiği geçici durumun laplace dönüşümünü alarak küçük sinyal modelinin bode diyagramını çıkartır [84]. Özet olarak bu işlemi üç madde halinde uygular;

1. Sistemin kararlı duruma geldiği anı belirler.
2. Kararlı durum esnasında bir periyot boyunca sinüzoidal bir dürtüyü sisteme uygular.
3. Sistemin sinüzoidal dürtünden kaynaklı geçici durum cevabının laplace dönüşümünü hesaplar.


PLECS programında bu analizi yapabilmek için Şekil 2.6'da verilen giriş ve çıkış yapılarının açık çevrim da-da dönüştürücü devresine eklenmesi gerekmektedir. Giriş kısmında m isimli parametre sabit dönüştürücü girişidir. m' isimli değişken dönüştürücüye verilen sinüzoidal sinyaldir. m' isimli sinüzoidal sinyalin genliğinin m isimli DA sinyalin genliğinin % 1'i oranında olması önerilmektedir. Sinüzoidal sinyalin frekansını programın algoritması anahtarlama frekansına (testere dişi dalga frekansı) bağlı olarak kendisi ayarlamaktadır. Dönüştürücünün girişi testere dişi dalga ile karşılaştırılarak anahtarlama elemanlarını süren anahtarlama sinyali üretilir. Çıkış kısmında belirtildiği üzere dönüştürücü çıkışının algoritma

tarafından algılanabilmesi için dönüştürücü çıkışı $V_{çıkış}$ isimli değişkene aktarılır. Sonuç olarak program dönüştürücünün çıkışı ile girişi arasındaki dinamik ilişkiyi çıkartır ve küçük sinyal modelinden elde ettiği bode diyagramı üretir.



Şekil 2.6. PLECS de açık çevrim dönüştürücüde kurulması gereken giriş ve çıkış yapıları

PLECS programı ile bode diyagram üretildikten sonra elde edilen bode diyagramın teyit edilmesine ihtiyaç vardır. Doğrulama işlemi Şekil 2.7’de gösterilen DA kazanç analizi yöntemi ile gerçekleştirilir. Bode diyagramın üretildiği devre yapısına benzer bir yapı kurulur. Girişteki DA sinyal üzerine genliği DA sinyalin % 1’i olan bir sinüzoidal sinyal eklenir. Sinüzoidal sinyalin frekansı hangi frekansta kazanca bakılmak isteniyorsa ona göre seçilir. DA sinyal üzerine eklenen sinüzoidal sinyal ile ortaya çıkan sinyal devrenin girişi olur. Elde edilen sinyal testere dişi dalga ile karşılaştırılarak anahtarlama sinyali üretilir. Çıkış ile girişin fourier dönüşümleri alınır. Çıkışın fourier dönüşümü girişin fourier dönüşümüne bölünerek belirlenen frekanslarda devrenin DA kazancı bulunur. Sinüzoidal sinyal frekansına göre dönüştürücüde bu frekanstaki bir bozucu etkinin nasıl güçlendirildiği veya zayıflatıldığı anlaşılır. Tüm frekanslarda bu etkiye bakılabilir. Ancak da-da dönüştürücüler yapıları gereği çıkışlarında düşük geçiren filtre gibi davrandığı için yüksek frekanslarda ortaya çıkan sonuçlar olması gerekenden çok daha küçük çıkar ve doğru sonuçlar elde edilemez. Bundan dolayı anahtarlama frekansına bağlı olarak nispeten daha düşük diye tanımlanan frekanslarda sonuçlara bakmak yeterli olur.



Şekil 2.7. PLECS de bode diyagram doğrulaması için kurulması gereken devre yapısı

3. YENİ NESİL YÜKSEK GERİLİM KAZANÇLI VE İZOLELİ Z-KAYNAK DA-DA DÖNÜŞTÜRÜCÜ

K-faktör tasarım yöntemi ile kapalı çevrim dönüştürücü sistemi oluşturabilmek için dönüştürücü olarak yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücü kullanılmıştır [41]. Mevcut topolojide izoleli bir şekilde yüksek gerilim kazancı sağlayabilmek için kuplajlı endüktör kullanılmaktadır. Kuplajlı endüktör ile oluşturulan dönüştürücü yapısının verimini arttırmak için Z-kaynak bağlantı yapısı kullanılmıştır. Z-kaynak bağlantı yapısı sayesinde devrede anahtarlama elemanı olarak kullanılan yarı iletken üzerine tıkama durumunda düşen gerilim düşük seviyelerde olmaktadır. Primer tarafında düşük gerilim oluşması daha az kayıplı yarı iletken seçimine olanak sağlarken pasif elemanlar üzerinde de oluşan kayıplar azalmaktadır. Z-kaynak bağlantı yapısı ile kuplajlı endüktörden kaynaklı kaçak endüktans enerjileri kapasitörler üzerine boşalarak yarı iletkenler üzerinde ilave stres oluşturmamaktadır. Bu sayede devrenin verimliliği artmaktadır.

Yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücünün sağladığı önemli avantajlar aşağıda özetlenmiştir;

1. Geliştirilen topoloji sayesinde düşük sarım oranları ile yüksek gerilim kazançları elde edilir.
2. Kuplajlı endüktörden kaynaklı kaçak endüktans enerjileri Z-kaynak bağlantı yapısı sayesinde kapasitörler üzerine enerjilerini boşaltarak devrede bulunan yarı iletkenler üzerinde ilave stres oluşturmazlar.
3. Z-kaynak bağlantı yapısı sayesinde anahtarlama sinyalinin daha düşük doluluk oranında kullanılması mümkün olmaktadır. Doluluk oranının düşük olması kuplajlı endüktörün primer sargı kısmındaki ortalama gerilim değerini azaltacağı için yarı iletkenlerden ve iletimden kaynaklı kayıplar daha düşük olmaktadır.
4. Kuplajlı endüktör sayesinde giriş ve çıkış arasında izolasyon sağlanır. İzolasyon daha güvenli bir dönüştürücü ortaya çıkmasını sağlamaktadır.


Z-kaynak da-da dönüştürücünün girişi ile çıkışı arasındaki ilişkiyi veren kazanç denklemi Eş. 3.1 ile bulunur [41].

$$\frac{V_{\text{çıkış}}}{V_{\text{giriş}}} = \frac{1+D}{1-2D}nk \quad (3.1)$$

Eş. 3.1’de kullanılan parametreler aşağıdaki gibi tanımlanır;

1. $D = \text{iletim süresi/periyo}$ Doluluk oranı
2. $n = n_{\text{sekonder}}/n_{\text{primer}}$ Sarım oranı
3. $k = L_{\text{mıknatıslama}}/(L_{\text{mıknatıslama}} + L_{\text{kaçak}})$ Kuplaj katsayısı

Eş. 3.1’e göre bu topoloji % 50 doluluk oranı ve üzerinde çalışamaz. % 50 doluluk oranı üzerinde kazanç ilişkisi negatife dönmektedir. Negatif kazanç dönüştürücünün kararlı çalışmasını engeller. Bu parametre bu topoloji için sınırlayıcı bir değerdir. Z-kaynak da-da dönüştürücünün açık çevrim devre şeması Şekil 3.1 ile verilmiştir. Devrenin iki tane ana çalışma modu bulunmaktadır. Bu modlar anahtar iletimde ve anahtar tıkamada olmak üzere ikiye ayrılmaktadır.



Şekil 3.1. Yeni nesil z-kaynak da-da dönüştürücü devre şeması


Anahtar iletimde iken giriş gerilimi primerden sekondere aktarılır. Giriş gerilimi yükü beslerken aynı zamanda çıkış kapasitörünü (C_0) doldurmaktadır. Devredeki yarı iletkenlerin anahtar iletimde iken iletim ve tıkama durumları Çizelge 3.1’de belirtilmiştir. İletim ve tıkama durumlarına göre devrenin oluşturduğu devre yapısı Şekil 3.2 ile gösterilmiştir.

Çizelge 3.2. Anahtar tıkamada iken yarı iletkenlerin iletim ve tıkama durumları

Devre sembolü	İletim	Tıkama
Anahtar		X
D_0		X
D_1	X	
D_2	X	
D_3	X	

Anahtar tıkamada iken devredeki durumlar aşağıda özetlenmiştir;

1. Çıkış kapasitörü (C_0) yükü besler.
2. Primer endüktansı C_2 kapasitörüne boşalır.
3. Sekonder endüktansı C_3 , C_4 kapasitörlerine boşalır.
4. Giriş gerilimi C_1 kapasitörünü doldurur.



Şekil 3.3. Yeni nesil z-kaynak da-da dönüştürücü anahtar tıkamada iken devre şeması


Dönüştürücüye ait devre elemanlarının hesaplama denklemleri, teorik dalga şekilleri detaylı bir şekilde [41]'de anlatılmıştır. Bu tez kapsamında açık çevrim dönüştürücü tasarımının detayları yer almadığından tezin içerisinde dönüştürücüye ait devre elemanları hesaplamaları detaylı bir şekilde sunulmamıştır. Benzetim çalışması ve deneysel çalışma bölümlerinde açık çevrim dönüştürücüye ait devre elemanlarının hesaplanan değerleri ve bu değerlere göre seçilen devre elemanlarının parça numaraları paylaşılmıştır.

4. K-FAKTÖR TASARIM YÖNTEMİ

K-faktör tasarım yöntemine giriş yapmadan önce doğrusal kontrol yöntemlerinde kapalı çevrim bir sistemin kararlı çalışma yapısını oluşturabilmek sağlanması gereken iki koşuldan bahsetmek gerekir. Kararlılık için gerekli olan iki koşul sağlanamazsa dönüştürücü kararlı bir şekilde çalıştırılmaz. Bu koşullar;

1. Denetleyicinin dahil edildiği açık çevrim dönüştürücü sisteminin kazancının 0 dB olduğu noktada dönüştürücü faz kaymasının -180° den küçük olması gerekir. Dönüştürücü fazının -180° den uzaklığını gösteren açığa faz payı denir.
2. Denetleyicinin dahil edildiği açık çevrim dönüştürücü sisteminin fazının -180° e düştüğü noktada kazancının 0 dB den az olması gerekir. Dönüştürücü kazancının 0 dB den uzaklığını gösteren değere kazanç payı denir.

Faz payı ve kazanç payı bölgelerini gösteren grafik Şekil 4.1 ile gösterilmiştir.



Şekil 4.1. Faz payı ve kazanç payı

K-faktör tasarım yöntemi kapalı çevrim dönüştürücü sisteminde hata yükselteci devresi (denetleyici devresi veya kompensatör devresi) tasarımını yapmaya olanak sağlayan matematiksel bir modeldir. K-faktör tasarım yönteminin isminde tanımlanan K sembolü sabit bir katsayıdır. K değeri matematiksel olarak frekans ile ilişkilidir. Düşük frekanslarda azalan kazanç, yüksek frekanslarda artan kazanç için bir ölçüdür. K değeri hata yükselteci devresinin elemanlarını hesaplamak için kullanılır.

K-faktör ile hata yükseltici tasarım sürecinde küçük sinyal modelinden elde edilen bode diyagramına göre kesim frekansına karar verilir. Kesim frekansı bir sistemin frekans tepkisinde sistem üzerindeki enerjinin azaltılmaya başladığı frekans değeridir. Kesim frekansı dönüştürücünün giriş geriliminde ve beslediği yükte meydana gelen değişimlere karşı vereceği tepkinin hızını belirler [70]. Kesim frekansının büyük olması sistemin ani değişimlere hızlı tepki vermesini sağlar. Ancak büyük kesim frekansı sistemin hassasiyetini de arttırır. Bu durumda sistem çıkışındaki salınım miktarı da artar. Ayrıca kesim frekansı yükseldikçe K değeri de dönüştürücünün ihtiyacı olan faz katkısı değerini sağlayabilmek için büyür. Bu durumda devrenin düşük frekans kazancı azalır. Düşük frekans kazancının düşük kalması sürekli durum hatasının azaltılma kabiliyetine olumsuz etki yapar. Kesim frekansının küçük olması sürekli durum hatasının daha iyi bastırılmasını sağlar. Ancak küçük kesim frekansı sistemin giriş veya çıkışında meydana gelen ani değişimlere karşı yavaş kalmasına sebep olur. Kesim frekansı seçiminde anahtarlama frekansı da oldukça önemlidir. Pratikte kesim frekansı (f_{kesim} veya f_k) seçiminde tavsiye edilen aralık $\frac{f_{anahtarlama}}{10} < f_{kesim} < \frac{f_{anahtarlama}}{5}$ aralığıdır. Kesim frekansı anahtarlama frekansına ek olarak sistemin kullanıldığı ortamda nasıl bir çalışma performansı göstermesi gerektirdiği ile ilişkilidir. Sistemin kullanıldığı platformda hangi seviyede değişimler olacak, sistem bu değişimlere karşı hangi sınır değerlerde, hangi sürelerde tepki vermelidir sorularının cevapları kesim frekansını seçmede belirleyici rol oynar. Ek olarak kesim frekansında açık çevrim dönüştürücüde oluşan faz gecikmesi K-faktör tasarım yönteminde sınırlayıcı bir değerdir. Çünkü K-faktör yönteminde faz gecikmesini düzeltmek için sınırlar bulunmaktadır. Bu sınırlar bu bölümün içerisinde kompensatör devrelerinin anlatıldığı başlıklarda açıklanmıştır.

Faz payı dönüştürücünün giriş geriliminde ve beslediği yükte meydana gelen değişimlere karşı vereceği tepkinin aşım miktarını belirler [70]. Faz payının büyük olması aşım miktarını azaltır. Ancak kapalı çevrim dönüştürücü sistemi daha düşük aşım için sistem tepkisini yavaşlatır. Faz payının küçük olması dönüştürücü çıkışında görülen aşım miktarının büyük olmasına sebep olur. Aşım miktarının büyümesi ile çıkış gerilimindeki salınım miktarı artar. Faz payı seçiminde pratik olarak genel öneri faz payının $45^\circ < faz\ payı < 75^\circ$ aralığında olmasıdır. Faz payı seçimi için en doğru karar dönüştürücü için belirlenen aşım miktarı sınırı ve hedeflenen tepki hızına göre verilir.

Hem kesim frekansı seçiminde hem faz payı belirlenmesinde genel olarak tavsiye edilen aralıklar bulunmaktadır. Açık çevrim dönüştürücünün küçük sinyal modeli ve dönüştürücünün gereksinimleri bu parametrelerin seçiminde belirleyici olan unsurlardır. Bir da-da dönüştürücü için tanımlanan genel gereksinimler aşağıda sıralanmıştır;

1. Giriş gerilimi aralığı
2. Yük aralığı
3. Giriş gerilimi ve yük değişimlerine tepki verme süresi
4. Çıkış gerilimi aşım miktarı
5. Çıkış gerilimi salınım miktarı


Bu bölümde K-faktör tasarım yöntemi ile oluşturulabilen üç temel topoloji özellikleri, hesaplamaları ve kullanım sınırları göz önünde bulundurularak üç ayrı başlık halinde incelenmiştir.

Bu üç topoloji aşağıda sıralanmıştır;

1. Tip-1 Kompansatör
2. Tip-2 Kompansatör
3. Tip-3 Kompansatör

4.1. Tip-1 Kompansatör


Şekil 4.2’de Tip-1 kompansatör devre şeması verilmiştir. Şemada $V_{çıkış}$ olarak gösterilen uç dönüştürücü çıkışından alınan geri bildirim sinyalidir. V_{ref} geri bildirim sinyalinin karşılaştırılacağı referans sinyalidir. $V_{denetim}$ hata yükselteci devresinin ürettiği denetim işaretidir.



Şekil 4.2. Tip-1 kompansatör devre şeması

Tip-1 kompensatör devre şemasına ait genel transfer fonksiyonu Eş. 4.1 ile verilmiştir. Transfer fonksiyonuna göre ortaya çıkması gereken bode diyagram Şekil 4.3’de belirtilmiştir. Tip-1 kompensatörün bode diyagramına göre kazanç sürekli bir şekilde -1 eğim (-20 db/decade) ile azalır. Bunun sebebi transfer fonksiyonunun orijininde bulunan kutuptan kaynaklanmaktadır. Tip-1 kompensatörün fazı sabit bir şekilde daima -90° dir. Fazın daima -90° olması Tip-1 kompensatörün faz katkısı sağlayamayacağını gösterir. Bu durum Tip-1 kompensatörün faz gecikmesi az olan veya faz katkısına ihtiyaç duymayan sistemler için kullanılabileceğini gösterir.

$$TF_{Tip\ 1} = \frac{A}{s} \quad (4.1)$$



Şekil 4.3. Tip-1 kompensatör bode diyagramı

Tip-1 kompensatörün Eş. 4.1 ile verilen transfer fonksiyonunun devre elemanları dahil edilerek oluşturulmuş detaylı denklemi Eş. 4.2 ile verilmiştir.

$$TF_{Tip-1} = -\frac{1}{sR_1C_1} \quad (4.2)$$

Kazancın birim kazanç olduğu noktanın frekansını Eş. 4.3 vermektedir.

$$f_{birim} = \frac{1}{2\pi R_1 C_1} \quad (4.3)$$

Hata yükselteci devresinin kazancı Eş. 4.4 ile verilmiştir [72]. Burada $G_{dönüştürücü}$ açık çevrim dönüştürücünün kesim frekansındaki kazancıdır. G_{pwm} değeri ise darbe genişliği üretici devresinde kullanılan testere dişi dalganın tepe geriliminin çarpma işlemine göre tersi alınarak bulunur.

$$G_{yükselteç} = \frac{1}{G_{dönüştürücü} G_{pwm}} \quad (4.4)$$

Hata yükselteci devresinden alınmak istenilen faz katkısı K sabitini doğrudan etkileyen parametredir. Tip-1 kompensatör de faz katkısı bölgesi olmadığı için K değeri daima 1'dir.

R_1 direncinin değeri dönüştürücüden çekilen akım miktarına bağlıdır. Dönüştürücüden çekilen akımı sınırlandırmak için yüksek gerilimde dönüşüm yapan dönüştürücülerde düşük gerilimde dönüşüm yapan dönüştürücülere göre daha yüksek R_1 direnç değeri seçilir. R_2 direnci çıkış gerilimini ölçeklendirerek referans gerilimine eşitlemek için kullanılmaktadır. R_1 direnci ile R_2 direnci gerilim bölücü devre gibi davranarak çıkış gerilimini referans gerilimi seviyesine getirir. R_2 için Eş. 4.5 kullanılır.


$$R_2 = \frac{V_{ref} R_1}{(V_{çıkış} - V_{ref})} \quad (4.5)$$

R_1 ve R_2 belirlendikten sonra Eş. 4.6 ile C_1 değeri bulunur.

$$C_1 = \frac{1}{2\pi f G_{yükselteç} R_1} \quad (4.6)$$

4.2. Tip-2 Kompensatör


Şekil 4.4'de Tip-2 kompensatör devre şeması verilmiştir. Şemada $V_{çıkış}$ olarak gösterilen uç dönüştürücü çıkışından alınan geri bildirim sinyalidir. V_{ref} geri bildirim sinyalinin karşılaştırılacağı referans sinyalidir. $V_{denetim}$ hata yükselteci devresinin ürettiği denetim işaretidir.



Şekil 4.4. Tip-2 kompensatör devre şeması

Tip-2 kompensatör devre şemasına ait genel transfer fonksiyonu Eş. 4.7 ile verilmiştir. Transfer fonksiyonuna göre ortaya çıkması gereken bode diyagram Şekil 4.5’de belirtilmiştir. Tip-2 bode diyagramına göre kazanç -1 eğim (-20 db/decade) ile azalır. Faz katkısı sağladığı bölgede kazanç değeri 0 dB olur. Faz katkısı bölgesinden sonra kazanç grafiği -1 eğim (-20 db/decade) ile azalmaya devam eder. Tip-2 kompensatörün fazı -90° den başlar. 0 dB kazancın olduğu bölgede faz katkısı yapar. Kesim frekasında maksimum faz katkısını sağlar. Tip-2 kompensatörün sağlayabileceği maksimum faz katkısı 90° dir. Tip-2 kompensatörün transfer fonksiyonuna göre orijininde bir tane kutup vardır. Bu kutba ek olarak bir tane de sıfır-kutup çifti vardır. 0 dB kazanç bölgesini yani faz katkısını sağladığı bölgeyi sıfır kökü sağlarken, -1 eğim bölgelerine kutuplar sebep olmaktadır. 90° faz katkısı Tip-2 kompensatör için sınırlayıcı değerdir. 90° e kadar faz katkısına ihtiyaç duyan sistemler de Tip-2 kompensatör kullanılır. Daha büyük faz katkısı için Tip-3 kompensatör kullanmak gerekmektedir.

$$TF_{Tip-2} = \frac{A \frac{s+\omega_z}{s}}{s+\omega_p} \quad (4.7)$$



Şekil 4.5. Tip-2 kompensatör bode diyagramı

Hata yükselteci tasarımında hata yükseltecinin gerekli kazancı ve yeterli faz katkısını sağlayabilmesi için köklerin doğru frekanslara yerleştirilmesi gerekir. Sıfır ve kutupların doğru noktalarda olabilmesi için de devre elemanların doğru bir şekilde hesaplanması gerekir.

Tip-2 kompensatörün Eş. 4.7 ile verilen transfer fonksiyonunun devre elemanları dahil edilerek oluşturulmuş detaylı denklemi Eş. 4.8 ile verilmiştir.

$$TF_{Tip-2} = - \frac{1}{sR_1(C_1+C_2)} \frac{1+sR_3C_2}{1+sR_3\frac{C_1C_2}{C_1+C_2}} \quad (4.8)$$

$C_2 \gg C_1$ varsayımı ile Eş. 4.9 yazılır.

$$TF_{Tip-2} = - \frac{1}{sR_1C_2} \frac{1+sR_3C_2}{1+sR_3C_1} \quad (4.9)$$

Sıfır ve kutup çiftinin bulunduğu frekanslar sırasıyla Eş. 4.10 ve Eş. 4.11 ile verilmiştir.

$$f_z = \frac{1}{2\pi R_3 C_2} \quad (4.10)$$

$$f_p = \frac{1}{2\pi R_3 C_1} \quad (4.11)$$

Şekil 4.5’den referans alınarak sıfır ve kutup noktalarının orta noktasının kesim frekansı olduğu bilinmektedir. Kesim frekansının olduğu nokta hata yükselteci devresinin kazancını verir. Hata yükselteci devresinin kesim frekansındaki kazancı Eş. 4.12 ile bulunur.

$$G_{yükselteç}(\omega_k) = \frac{R_3}{R_1} \quad (4.12)$$

Hata yükselteci devresinin kazancını bulmanın bir diğer eşitliği Eş. 4.13 ile verilmiştir [72]. Burada $G_{dönüştürücü}$ açık çevrim dönüştürücünün kesim frekansındaki kazancıdır. G_{pwm} değeri ise darbe genişliği üretici devresinde kullanılan testere dişi dalganın tepe geriliminin çarpma işlemine göre tersi alınarak bulunur.

$$G_{yükselteç} = \frac{1}{G_{dönüştürücü} G_{pwm}} \quad (4.13)$$

Hata yükselteci devresinden alınmak istenilen faz katkısı K sabitini doğrudan etkileyen parametredir. Faz katkısı ise belirlenen faz payına (ϕ_{fp}) ve açık çevrim dönüştürücünün kesim frekansındaki faz gecikmesine ($\phi_{dönüştürücü}$) bağlıdır. Faz katkısı Eş. 4.14 ile bulunurken K sabiti Eş. 4.15 ile bulunur [72].

$$\phi_{destek} = \phi_{fp} - 90^\circ - \phi_{dönüştürücü} \quad (4.14)$$

$$K = \tan\left(\frac{\pi}{4} + \frac{\phi_{destek}}{2}\right) \quad (4.15)$$

Hesaplamalarda frekans açısal frekans olarak kullanıldığı için kesim frekansı açısal frekansa Eş. 4.16 ile çevrilir. f_k kesim frekansıdır.

$$\omega_k = 2\pi f_k \quad (4.16)$$

Kesim frekansı ile sıfır ve kutup frekanslarının arasındaki ilişkiyi K belirler. Kesim frekansı kutup ve sıfırların geometrik ortalamasıdır. Sıfır ve kutup noktaları ile K değeri arasındaki ilişkiler Eş. 4.17, Eş. 4.18 ve Eş. 4.19 ile bulunur.

$$\omega_z = \frac{1}{R_3 C_2} = \frac{\omega_k}{K} \quad (4.17)$$

$$\omega_p = \frac{1}{R_3 C_1} = \omega_k K \quad (4.18)$$

$$\frac{\omega_p}{\omega_z} = \frac{C_2}{C_1} = K^2 \quad (4.19)$$

R_1 direncinin değeri dönüştürücüden çekilen akım miktarına bağlıdır. Dönüştürücüden çekilen akımı sınırlandırmak için yüksek gerilimde dönüşüm yapan dönüştürücülerde düşük gerilimde dönüşüm yapan dönüştürücülere göre daha yüksek R_1 direnç değeri seçilir. R_2 direnci çıkış gerilimini ölçeklendirerek referans gerilimine eşitlemek için kullanılmaktadır. R_1 direnci ile R_2 direnci gerilim bölücü devre gibi davranarak çıkış gerilimini referans gerilimi seviyesine getirir. R_2 için Eş. 4.20 kullanılır.

$$R_2 = \frac{V_{ref} R_1}{(V_{çıkış} - V_{ref})} \quad (4.20)$$

R_1 ve R_2 belirlendikten sonra Eş. 4.12 düzenlenerek R_3 için Eş. 4.21 elde edilir.

$$R_3 = G_{yükselteç} R_1 \quad (4.21)$$

Eş. 4.18 düzenlenerek C_1 için Eş. 4.22 bulunur.


$$C_1 = \frac{1}{\omega_k R_3 K} \quad (4.22)$$

Eş. 4.17 düzenlenerek C_2 için Eş. 4.23 bulunur.

$$C_2 = \frac{K}{\omega_k R_3} \quad (4.23)$$

4.3. Tip-3 Kompansatör

Şekil 4.6'da Tip-3 kompansatör devre şeması verilmiştir. Şemada $V_{çıkış}$ olarak gösterilen uç dönüştürücü çıkışından alınan geri bildirim sinyalidir. V_{ref} geri bildirim sinyalinin karşılaştırılacağı referans sinyalidir. $V_{denetim}$ hata yükselteci devresinin ürettiği denetim işaretidir.




Şekil 4.6. Tip-3 kompensatör devre şeması

Tip-3 kompensatör devre şemasına ait genel transfer fonksiyonu Eş. 4.24 ile verilmiştir. Transfer fonksiyonuna göre ortaya çıkması gereken bode diyagram Şekil 4.7’de belirtilmiştir. Tip-3 bode diyagramına göre kazancı -1 eğim (-20 db/decade) ile azalır. Faz katkısı sağladığı bölgede kazanç grafiği +1 eğim (+20 db/decade) ile artar. Faz katkısı bölgesinden sonra -1 eğim (-20 db/decade) ile azalmaya devam eder. Tip-3 kompensatörün fazı -90° den başlar. +1 kazancın olduğu bölgede faz katkısı yapar. Kesim frekasında maksimum faz katkısını sağlar. Tip-3 kompensatörün sağlayabileceği maksimum faz katkısı 180° dir. 180° e kadar faz katkısına ihtiyaç duyan sistemler de Tip-3 kompensatör kullanılır. Tip-3 kompensatörün transfer fonksiyonuna göre orijininde bir tane kutup vardır. Bu kutba ek olarak iki tane de sıfır-kutup çifti vardır. Bu sıfır ve kutup çiftleri çakışık köklerdir. +1 kazanç bölgesini yani faz katkısını sağladığı bölgeyi çakışık sıfır kökleri sağlarken, -1 eğim bölgelerine kutuplar sebep olmaktadır. 180° faz katkısı Tip-3 kompensatör için sınırlayıcı değerdir. K-faktör yöntemi ile 180° den daha fazla faz katkısı sağlama ihtimali yoktur. Bu durumda seçilen iki yol vardır;

1. Seçilen kesim frekansı düşürülerek dönüştürücünün daha az faz gecikmesine sahip olduğu bir frekans kesim frekansı olarak seçilebilir.
2. Kullanılan dönüştürücünün seçilen kesim frekansındaki faz gecikmesini düşürmek için dönüştürücüde tasarım güncellemesi yapılabilir.

$$TF_{Tip\ 3} = \frac{V_{hata}}{V_{çıkış}} = \frac{A(s+\omega_z)^2}{s(s+\omega_p)^2} \quad (4.24)$$



Şekil 4.7. Tip-3 kompensatör bode diyagramı

Hata yükselteci tasarımında hata yükseltecinin gerekli kazancı ve yeterli faz katkısını sağlayabilmesi için sıfır ve kutup çiftlerinin doğru frekanslara yerleştirilmesi gerekir. Sıfır ve kutupların doğru noktalarda olabilmesi için de devre elemanların doğru bir şekilde hesaplanması gerekir.

Tip-3 kompensatörün Eş. 4.24 ile verilen transfer fonksiyonunun devre elemanları dahil edilerek oluşturulmuş detaylı denklemi Eş. 4.25 ile verilmiştir.

$$TF_{Tip-3} = - \frac{1}{sR_1(C_1+C_2)} \frac{1+sR_3C_2}{1+sR_3\frac{C_1C_2}{C_1+C_2}} \frac{1+s(R_1+R_4)C_3}{1+sR_4C_3} \quad (4.25)$$

$C_2 \gg C_1$ ve $R_1 \gg R_4$ varsayımı ile Eş. 4.26 yazılır.

$$TF_{Tip-3} = - \frac{1}{sR_1C_2} \frac{1+sR_3C_2}{1+sR_3C_1} \frac{1+sR_1C_3}{1+sR_4C_3} \quad (4.26)$$

Çakışık sıfır ve kutupların bulundukları frekanslar sırasıyla Eş. 4.27, Eş. 4.28, Eş. 4.29 ve Eş. 4.30 gibi yazılır.

$$f_{z1} = \frac{1}{2\pi R_3 C_2} \quad (4.27)$$

$$f_{z2} = \frac{1}{2\pi R_1 C_3} \quad (4.28)$$

$$f_{p1} = \frac{1}{2\pi R_3 C_1} \quad (4.29)$$

$$f_{p2} = \frac{1}{2\pi R_4 C_3} \quad (4.30)$$

Sıfırlar ve kutuplar çakışık olduğu için Eş. 4.31 ve Eş. 4.32 yazılır.

$$f_{z1} = f_{z2} \quad (4.31)$$

$$f_{p1} = f_{p2} \quad (4.32)$$

Şekil 4.7'den referans alınarak sıfır ve kutup noktalarının orta noktasının kesim frekansı olduğu bilinmektedir. Kesim frekansının olduğu nokta hata yükselteci devresinin kazancını verir. Hata yükselteci devresinin kesim frekansındaki kazancı Eş. 4.33 ile bulunur.

$$G_{yükselteç}(\omega_k) = \frac{R_3}{R_1} \sqrt{\frac{C_2}{C_1}} \quad (4.33)$$

Hata yükselteci devresinin kazancını bulmanın bir diğer eşitliği Eş. 4.34 ile verilmiştir [72]. Burada $G_{dönüştürücü}$ açık çevrim dönüştürücünün kesim frekansındaki kazancıdır. G_{pwm} değeri ise darbe genişliği üretici devresinde kullanılan testere dişi dalganın tepe geriliminin çarpma işlemine göre tersi alınarak bulunur.

$$G_{yükselteç} = \frac{1}{G_{dönüştürücü} G_{pwm}} \quad (4.34)$$

Hata yükselteci devresinden alınmak istenilen faz katkısı K sabitini doğrudan etkileyen parametredir. Faz katkısı ise belirlenen faz payına (ϕ_{fp}) ve açık çevrim dönüştürücünün kesim frekansındaki faz gecikmesine ($\phi_{dönüştürücü}$) bağlıdır. Faz katkısı Eş. 4.35 ile bulunurken K sabiti Eş. 4.36 ile bulunur [72].

$$\phi_{destek} = \phi_{fp} - 90^\circ - \phi_{dönüştürücü} \quad (4.35)$$

$$K = \tan\left(\frac{\pi}{4} + \frac{\phi_{destek}}{4}\right) \quad (4.36)$$

Hesaplamalarda frekans açısal frekans olarak kullanıldığı için kesim frekansı açısal frekansa Eş. 4.37 ile çevrilir. f_k kesim frekansıdır.

$$\omega_k = 2\pi f_k \quad (4.37)$$

Kesim frekansı ile sıfır ve kutup frekanslarının arasındaki ilişkiyi K belirler. Kesim frekansı kutup ve sıfırların geometrik ortalamasıdır. Sıfır ve kutup noktaları ile K değeri arasındaki ilişkiler Eş. 4.38, Eş. 4.39 ve Eş. 4.40 ile bulunur.

$$\omega_{z12} = \frac{1}{R_3 C_2} = \frac{1}{R_1 C_3} = \frac{\omega_k}{K} \quad (4.38)$$

$$\omega_{p12} = \frac{1}{R_3 C_1} = \frac{1}{R_4 C_3} = \omega_k K \quad (4.39)$$

$$\frac{\omega_{p12}}{\omega_{z12}} = \frac{C_2}{C_1} = \frac{R_1}{R_4} = K^2 \quad (4.40)$$

R_1 direncinin değeri dönüştürücüden çekilen akım miktarına bağlıdır. Dönüştürücüden çekilen akımı sınırlandırmak için yüksek gerilimde dönüşüm yapan dönüştürücülerde düşük gerilimde dönüşüm yapan dönüştürücülere göre daha yüksek R_1 direnç değeri seçilir. R_2 direnci çıkış gerilimini ölçeklendirerek referans gerilimine eşitlemek için kullanılmaktadır. R_1 direnci ile R_2 direnci gerilim bölücü devre gibi davranarak çıkış gerilimini referans gerilimi seviyesine getirir. R_2 için Eş. 4.41 kullanılır.

$$R_2 = \frac{V_{ref} R_1}{(V_{çıkış} - V_{ref})} \quad (4.41)$$

R_1 ve R_2 belirlendikten sonra Eş. 4.33 ve Eş. 4.40 kullanılarak R_3 için Eş. 4.42 elde edilir.

$$R_3 = \frac{G_{yüksekteş} R_1}{K} \quad (4.42)$$

Eş. 4.40 düzenlenerek R_4 için Eş. 4.43 elde edilir.

$$R_4 = \frac{R_1}{K^2} \quad (4.43)$$

Eş. 4.39 düzenlenerek C_1 için Eş. 4.44 bulunur.

$$C_1 = \frac{1}{\omega_k R_3 K} \quad (4.44)$$

Eş. 4.38 düzenlenerek C_2 için Eş. 4.45 bulunur.

$$C_2 = \frac{K}{\omega_k R_3} \quad (4.45)$$

Eş. 4.39 düzenlenerek C_3 için Eş. 4.46 bulunur.

$$C_3 = \frac{1}{\omega_k R_4 K} \quad (4.46)$$

1. Bu bölümde anlatılan hata yükselteci devresinin tasarımı K-faktör tasarım yöntemi ile on iki temel adımda gerçekleştirilir;
 1. Kesim frekansı belirlenir.
 2. Kesim frekansında açık çevrim dönüştürücü kazancı ve faz gecikmesi belirlenir.
 3. Faz payı belirlenir.
 4. Testere dişi dalga tepe gerilimi belirlenir.
 5. Referans gerilimi belirlenir.
 6. R_1 belirlenir.
 7. Hata yükselteci devresinin kazancı bulunur.
 8. Hata yükselteci devresinden alınması gereken faz katkısı elde edilir.
 9. Hesaplanan faz katkısına göre hangi tip kompensatör kullanılacağı belirlenir.
 10. K hesaplanır.
 11. Açısal frekans hesaplanır.
 12. Matematiksel denklem akışı kullanılarak devre elemanları hesaplanır.

5. BENZETİM ÇALIŞMASI

Benzetim çalışmaları açık çevrim ve kapalı çevrim olmak üzere iki ayrı başlık halinde gerçekleştirilmiştir.

5.1. Açık Çevrim DA-DA Dönüştürücü

Bu çalışma kapsamında kullanılan K-faktör tasarım yönteminin teorik çalışmasını test edebilmek için yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücü kullanılmıştır [41]. Açık çevrim Z-kaynak da-da dönüştürücü tasarımı 20 V giriş geriliminde, 130 W gücünde 270 V çıkış gerilimi sağlayan özelliklerde [41]'den yararlanılarak tasarlanmıştır.

Açık çevrim dönüştürücü devre tasarımı için yapılan seçimler Çizelge 5.1'de listelenmiştir. Bu seçimler ile dönüştürücüye ait hesaplanan devre elemanları Çizelge 5.2'de listelenmiştir.


Çizelge 5.1. Açık çevrim da-da dönüştürücü devre tasarım seçimleri

Parametre	Değer
<i>Giriş gerilimi</i>	20 V
<i>Çıkış gerilimi</i>	270 V
<i>Çıkış gücü</i>	130 W
<i>Doluluk oranı</i>	% 30
<i>Sarım oranı</i>	4,6
<i>Kuplaj oranı</i>	0,9
<i>Anahtarlama frekansı</i>	40 kHz
<i>Kapasitörler üzerindeki gerilim dalgalanmaları</i>	% 0,5


Çizelge 5.2. Açık çevrim da-da dönüştürücü devre elemanları

Devre sembolü	Değer
$L_{giriş}$	24 μ H
L_1	16 μ H
L_2	339 μ H
C_1	680 μ F
C_2	680 μ F
C_3	47 μ F
C_4	47 μ F
C_0	47 μ F
$R_{yük}$	560 Ω

Çizelge 5.1’de verilen parametreler ve Çizelge 5.2’de oluşturulan değerler ile açık çevrim dönüştürücü PLECS programında Şekil 5.1’de belirtildiği üzere kurulmuştur. Devre kapalı çevrim bir yapıya sahip olmadan bu şekilde çalıştırıldığında 270 V çıkış gerilimi üretmektedir. Sonuç Şekil 5.2 ile paylaşılmıştır.




Şekil 5.1. Açık çevrim da-da dönüştürücü devre şeması




Şekil 5.2. Açık çevrim da-da dönüştürücü $V_{giriş}=20\text{ V}$ - $R_{yük}=560\text{ }\Omega$ iken çıkış gerilimi

DA-DA dönüştürücü açık çevrim çalıştığı için doluluk oranı % 30 ile sabittir. Üçüncü bölümde Eş. 3.1 ile verilen dönüştürücünün kazanç ilişkisine göre devrede çıkış gerilimi için

kontrol edilebilen tek parametre doluluk oranıdır. Doluluk oranı da kontrol altına alınmadığı takdirde giriş gerilimi değiştirilirse çıkış gerilimi de değişir. Eş 3.1 kullanılarak dönüştürücünün giriş gerilimi 22 V olarak güncellenirse 296 V çıkış gerilimi, giriş gerilimi 18 V olarak güncellenirse 242 V çıkış gerilimi elde edilmesi gerekmektedir. Giriş gerilimi 22 V ve 18 V olarak güncellenerek benzetim çalışması yapılmış ve sonuçları sırasıyla Şekil 5.3 ve Şekil 5.4 ile paylaşılmıştır.




Şekil 5.3. Açık çevrim da-da dönüştürücü $V_{giriş}=22$ V- $R_{yük}=560$ Ω iken çıkış gerilimi




Şekil 5.4. Açık çevrim da-da dönüştürücü $V_{giriş}=18$ V- $R_{yük}=560$ Ω iken çıkış gerilimi

Açık çevrim bir da-da dönüştürücüde giriş gerilimi değişimlerine karşı çıkış geriliminin değiştiği gibi yük değişimlerinde de çıkış gerilimi değişmektedir. Şekil 5.5’de giriş gerilimi 20 V iken yük direnci 460 Ω , Şekil 5.6’da yük direnci 660 Ω olmuştur. Yük direncinin düşürülmesi dönüştürücüden elde edilen gücü yükselttiği için çıkış gerilimi 260 V’a düşerken, yük direncinin yükseltilmesi ile dönüştürücüden sağlanan güç azaldığı için çıkış gerilimi 290 V’a yükselmektedir.




Şekil 5.5. Açık çevrim dönüştürücü $V_{giriş}=20$ V- $R_{yük}=460$ Ω iken çıkış gerilimi




Şekil 5.6. Açık çevrim dönüştürücü $V_{giriş}=20$ V- $R_{yük}=660$ Ω iken çıkış gerilimi

5.2. Kapalı Çevrim DA-DA Dönüştürücü

Bir da-da dönüştürücünün giriş geriliminde ve beslediği yükte değişimler meydana gelmesine rağmen sabit çıkış gerilimi üretebilmesi için kapalı çevrim bir dönüştürücü sistemi haline getirilmesi gerekmektedir. Bu tez kapsamında kapalı çevrim sistemde geri bildirim devresinin (hata yükseltici devresi veya denetleyici devresi veya kompensatör devresi) tasarımı K-faktör tasarım yöntemi ile gerçekleştirilmektedir. K-faktör tasarım yöntemi ile hata yükseltici tasarımını yapabilmek için öncelikle da-da dönüştürücünün küçük sinyal modeli elde edilerek bode diyagramının üretilmesi gerekmektedir. Bode diyagram Bölüm 2.2.3’de anlatılan yapı ile PLECS programı kullanılarak elde edilmiştir. Şekil 5.7’de küçük sinyal modelini elde edebilmek için güncellenmiş açık çevrim da-da dönüştürücü devre şeması ve Şekil 5.8’de dönüştürücünün üretilen bode diyagramı verilmiştir.




Şekil 5.7. Bode diyagram için güncellenmiş açık çevrim da-da dönüştürücü devre şeması




Şekil 5.8. Açık çevrim da-da dönüştürücü bode diyagramı

Bölüm 2.2.3’de anlatıldığı üzere elde edilen bode diyagramının doğruluğunun teyit edilmesi gerekmektedir. Bunun için Şekil 5.9’da gösterilen DA kazanç analizi devre şeması kurulmuştur. Sinüzoidal sinyalin frekansı 1 Hz, 10 Hz, 100 Hz olarak güncellenerek DA kazanç analizi devresi ile elde edilen kazanç değerleri ve bode diyagramda aynı frekanslarda elde edilen kazanç değerleri karşılaştırılmıştır. 1 Hz için bode diyagramdaki kazanç 63.7 dB, DA kazanç devresinde 63.8 dB, 10 Hz’de bode diyagramdaki kazanç 63.8 dB, DA kazanç devresinde 63.9 dB ve 100 Hz’de bode diyagramdaki kazanç 65.8 dB, DA kazanç devresinde 66 dB olmaktadır. Sonuçların birbirine çok yakın olması üretilen bode diyagramının doğru olduğunu göstermektedir.




Şekil 5.9. Açık çevrim da-da dönüştürücü bode diyagramı doğrulamasının devre şeması

Hata yükselteci tasarımına başlamadan önce dikkat edilmesi gereken bir konu vardır. Bode diyagram PLECS ile doğrudan üretildiği için dönüştürücüye ait transfer fonksiyonu denkleminin içerisindeki parametreler bilinmemektedir. Dönüştürücünün giriş gerilimindeki değişimlere karşı verdiği tepkiler inceleneceği için giriş geriliminin transfer fonksiyonu içerisinde etkisi olan bir parametre olup olmadığının bilinmesine ihtiyaç vardır. Bu bilgiye göre giriş gerilimi değişimleri esnasında özellikle yerleşim zamanı açısından farklılıkların ortaya çıkıp çıkmayacağı öngörülebilmektedir. Şekil 5.8’de üretilen bode diyagram giriş gerilimi 20 V iken üretilmiştir. Şekil 5.10 ve Şekil 5.11’deki bode diyagramlar sırasıyla giriş gerilimi 22 V ve 18 V iken üretilmiştir. Giriş gerilimi değiştirildiğinde dönüştürücü aynı frekanslarda aynı cevapları üretmemektedir. Bunun anlamı giriş gerilimi transfer fonksiyonu içerisinde etkisi olan bir parametredir. Benzetim ve deneysel çalışma sonuçları incelenirken görülür ki giriş gerilimi değişimleri esnasında farklı değişimler altında farklı yerleşim zamanı sonuçları ortaya çıkmıştır.



Şekil 5.10. Açık çevrim da-da dönüştürücü bode diyagramı ($V_{giriş} = 22$ V)



Şekil 5.11. Açık çevrim da-da dönüştürücü bode diyagramı ($V_{giriş} = 18$ V)

Bölüm 4’de anlatılan kesim frekansı ile faz payı seçim önerileri ve K-faktör ile ilgili kısıtlamalar dikkate alındığında 3 kHz kesim frekansı ve 60° faz payı seçimi yapılmıştır. 3 kHz kesim frekansında dönüştürücünün kazancı 17,4 dB (7,41 abs) ve faz gecikmesi $194,3^\circ$ olmaktadır.

Küçük sinyal modeline ait bode diyagram elde edildikten sonra bode diyagramdan yararlanarak hata yükselteci tasarım adımları uygulanır. Çizelge 5.3’de hata yükselteci devresi tasarım adımlarında kullanılan parametreler listelenmiştir. Bu parametreler ile hata yükselteci tasarım adımları uygulanarak devre elemanları hesaplanır.

Çizelge 5.3. Hata yükselteci devre tasarımında kullanılan parametreler

Parametre	Değer
<i>Kesim frekansı</i>	3 kHz
<i>Açık çevrim dönüştürücü kazancı</i>	17,4 dB (7,41 abs)
<i>Açık çevrim dönüştürücü faz gecikmesi</i>	$194,3^\circ$
<i>Faz payı</i>	60°
$V_{testere}$	15 V
V_{ref}	5 V
R_1	53 k Ω

Eş. 4.34 kullanılarak hata yükseltecinin kazancı 2,03 olarak hesaplanır.

Eş. 4.35 kullanılarak hata yükseltecinden elde edilmesi hedeflenen faz katkısı $164,3^\circ$ olarak belirlenir. $164,3^\circ$ faz katkısını sağlayabilen kompensatör Tip-3 kompensatördür.

Eş. 4.36 kullanılarak K değeri 14,57 olarak elde edilir. K değeri de belirlendikten sonra devre elemanları hesaplanır.

R_2 değeri Eş. 4.41 ile 1 k Ω olarak bulunur.

R_3 değeri Eş. 4.42 ile 7.36 k Ω olarak bulunur.

R_4 değeri Eş. 4.43 ile 250 Ω olarak bulunur.

C_1 değeri Eş. 4.44 ile 500 pF olarak bulunur.

C_2 değeri Eş. 4.45 ile 100 nF olarak bulunur.


C_3 değeri Eş. 4.46 ile 15 nF olarak bulunur.

Hesaplanan hata yükselteci devresinin devre elemanları Çizelge 5.4’de derlenmiştir.

Çizelge 5.4. Hata yükselteci devresi devre elemanları


Devre sembolü	Değer
R_1	53 k Ω
R_2	1 k Ω
R_3	7.36 k Ω
R_4	250 Ω
C_1	500 pF
C_2	100 nF
C_3	15 nF

Bölüm 4’de Eş. 4.24 kullanılarak oluşturulan hata yükselteci devresinin bode diyagramı Şekil 5.12 ile verilmiştir. 3 kHz kesim frekansında hata yükseltecinin kazancı 2,03 olmuştur. Aynı zamanda bu noktadaki faz katkısı da 164,3° (74,3°-(-90°)=164,3°) görünmektedir. Hem kazanç hem faz katkısı değeri hedeflenen çıktıları sağladığı için hata yükselteci devresinin tasarımı doğrulanmıştır.



Şekil 5.12. Hata yükselteci devresi bode diyagramı

Hata yükselteci devresine ait tüm devre elemanları hesaplanıp, bode diyagram kontrol edildikten sonra kapalı çevrim dönüştürücü devresi kurulur. Şekil 5.13’de kapalı çevrim dönüştürücüye ait devre şeması verilmiştir. Kapalı çevrim dönüştürücüde testere dişi dalganın tepe değeri 15 V iken frekansı 40 kHz dir. Hata yükseltecinin çıkışına bir tane limitleyici koyulmuştur. Daha önce bahsedildiği üzere kullanılan Z-kaynak da-da dönüştürücü için doluluk oranı kısıtlaması vardır. DA-DA dönüştürücü % 50 doluluk oranı üzerinde çalışmamaktadır. Devre ilk ayağa kalktığı esnada limitleyici koyulmazsa anahtar tam iletimde ayağa kalkmaya çalışır ve istenilen gerilim seviyesine yaklaştıkça doluluk oranını azalır. İlk kalkış esnasında % 50 doluluk oranını aşmamak için ve biraz da tasarım payı bırakmak amacıyla limitleyici 6 V’a sabitenmiştir. 6 V limitleme ve testere dişi dalganın tepe değerinin 15 V olması sebebiyle kapalı döngü sistemde maksimum % 40 doluluk oranı ($\frac{6V}{15V} = 0,4$) oluşur.




Şekil 5.13. Kapalı çevrim da-da dönüştürücü devre şeması


Giriş gerilimi ($V_{giriş}$) ve yük direnci ($R_{yük}$) değişimleri anında kapalı çevrim dönüştürücünün tepkilerini inceleyebilmek için iki farklı test senaryosu oluşturulmuştur. İlk test senaryosunda yükler (460 Ω , 560 Ω , 660 Ω , 760 Ω) sabit tutularak giriş gerilimleri 20 V-22 V-18 V-20 V sıralamaları ile anlık olarak değiştirilmiştir. Bu değişimler esnasında dönüştürücünün yerleşim zamanı ve aşım miktarı incelenmiştir.

Yük direnci 460Ω iken dönüştürücünün sağlaması gereken çıkış gücü 158 W, 560Ω iken 130 W, 660Ω iken 110 W, 760Ω iken 95 W olmaktadır. Kapalı çevrim dönüştürücü geniş bir güç aralığında ($95 \text{ W} \rightarrow 158 \text{ W}$) testlere tabi tutulmuştur.


Yük direnci 560Ω ile sabit tutulurken Şekil 5.14’de giriş gerilimi 20 V’dan 22 V’a yükseltilmiştir. Şekil 5.15’de 22 V’dan 18 V’a düşürülmüştür. Şekil 5.16’da 18 V’dan 20 V’a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1’in altında kalırken, yerleşim zamanı 15 ms civarında olmaktadır. Giriş gerilimi değişimi anlarında yerleşim zamanları farklılık göstermektedir. $20 \text{ V} \rightarrow 22 \text{ V}$ değişimi anında yerleşim zamanı 10 ms kadar sürerken, $22 \text{ V} \rightarrow 18 \text{ V}$ anında 12 ms, $18 \text{ V} \rightarrow 20 \text{ V}$ anında 9 ms kadar sürmektedir. Bu farklılıkların ortaya çıkmasının sebebi daha önce bu bölümde bahsedilen giriş geriliminin açık çevrim dönüştürücünün transfer fonksiyonu içerisinde etkisinin olmasından kaynaklanmaktadır.



Şekil 5.14. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=560 \Omega$)




Şekil 5.15. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=560 \Omega$)




Şekil 5.16. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=560 \Omega$)


Yük direnci 460Ω ile sabit tutulurken Şekil 5.17’de giriş gerilimi 20 V’den 22 V’a yükseltilmiştir. Şekil 5.18’de 22 V’den 18 V’a düşürülmüştür. Şekil 5.19’da 18 V’den 20 V’a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1’in altında kalırken, yerleşim zamanı 20 ms civarında olmaktadır. 560Ω yüke göre aşım gerilimi % 10 oranında, yerleşim zamanı % 30 oranında artmıştır. Bu artışın sebebi yük direnci azaltıldığı için ($560 \Omega \rightarrow 460 \Omega$) dönüştürücünün sağlaması gereken güç değerinin ($130 \text{ W} \rightarrow 158 \text{ W}$) artmasından kaynaklanmaktadır.



Şekil 5.17. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=460 \Omega$)




Şekil 5.18. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=460 \Omega$)




Şekil 5.19. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=460 \Omega$)


Yük direnci 660Ω ile sabit tutulurken Şekil 5.20’de giriş gerilimi 20 V’dan 22 V’a yükseltilmiştir. Şekil 5.21’de 22 V’dan 18 V’a düşürülmüştür. Şekil 5.22’de 18 V’dan 20 V’a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1’in altında kalırken, yerleşim zamanı 10 ms civarında olmaktadır. 560Ω yüke göre aşım gerilimi % 10 oranında, yerleşim zamanı % 30 oranında azalmıştır. Bu düşüşün sebebi yük direnci artırıldığı için ($560 \Omega \rightarrow 660 \Omega$) dönüştürücünün sağlaması gereken güç değerinin ($130 \text{ W} \rightarrow 110 \text{ W}$) azalmasından kaynaklanmaktadır.



Şekil 5.20. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=660 \Omega$)




Şekil 5.21. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=660 \Omega$)




Şekil 5.22. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=660 \Omega$)


Yük direnci 760Ω ile sabit tutulurken Şekil 5.23’de giriş gerilimi 20 V’dan 22 V’a yükseltilmiştir. Şekil 5.24’de 22V’dan 18 V’a düşürülmüştür. Şekil 5.25’de 18 V’dan 20 V’a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1’in altında kalırken, yerleşim zamanı 10 ms altında kalmaktadır. 660Ω yüke göre aşım gerilimi % 10 oranında, yerleşim zamanı % 10 oranında azalmıştır. Bu düşüşün sebebi yük direnci artırıldığı için ($660 \Omega \rightarrow 760 \Omega$) dönüştürücünün sağlaması gereken güç değerinin ($110 \text{ W} \rightarrow 95 \text{ W}$) azalmasından kaynaklanmaktadır.



Şekil 5.23. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)




Şekil 5.24. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)




Şekil 5.25. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)

İkinci test senaryosunda giriş gerilimleri (18 V, 20 V, 22 V) sabit tutularak yükler $560 \Omega \rightarrow 460 \Omega \rightarrow 560 \Omega$ ve $660 \Omega \rightarrow 760 \Omega \rightarrow 660 \Omega$ sıralamaları ile anlık olarak değiştirilmiştir. Bu değişimler esnasında dönüştürücünün yerleşim zamanı ve aşım miktarı incelenmiştir.

Giriş gerilimi 20 V ile sabit tutulurken Şekil 5.26'da yük direnci 560Ω 'dan 460Ω 'a düşürülmüş, Şekil 5.27'de yük direnci 460Ω 'dan 560Ω 'a yükseltilmiştir. Yük direnci düşürüldüğünde dönüştürücünün sağlaması gereken güç değeri arttığı için ($130 \text{ W} \rightarrow 158 \text{ W}$) negatif aşım, yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için ($158 \text{ W} \rightarrow 130 \text{ W}$) pozitif aşım görülmektedir. Direnç düşürüldüğünde aşım miktarı ve yerleşim zamanı direncin artırıldığı duruma göre daha fazla olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1'in altında iken yerleşim zamanı yaklaşık olarak 10 ms olmaktadır.




Şekil 5.26. $R_{yük}$ $560 \Omega \rightarrow 460 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=20 \text{ V}$)




Şekil 5.27. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V)

Giriş gerilimi 22 V ile sabit tutulurken Şekil 5.28’de yük direnci 560 Ω ’dan 460 Ω ’a düşürülmüş, Şekil 5.29’da yük direnci 460 Ω ’dan 560 Ω ’a yükseltilmiştir. Yük direnci düşürüldüğünde dönüştürücünün sağlaması gereken güç değeri arttığı için (130 W $\rightarrow$ 158 W) negatif aşım, yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (158 W $\rightarrow$ 130 W) pozitif aşım görülmektedir. Direnç düşürüldüğünde aşım miktarı ve yerleşim zamanı direncin artırıldığı duruma göre daha fazla olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1’in altında iken yerleşim zamanı yaklaşık olarak 10 ms olmaktadır.




Şekil 5.28. $R_{yük}$ 560 $\Omega \rightarrow$ 460 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V)




Şekil 5.29. $R_{yük} 460 \Omega \rightarrow 560 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=22 \text{ V}$)

Giriş gerilimi 18 V ile sabit tutulurken Şekil 5.30'da yük direnci 560 Ω 'dan 460 Ω 'a düşürülmüş, Şekil 5.31'de yük direnci 460 Ω 'dan 560 Ω 'a yükseltilmiştir. Yük direnci düşürüldüğünde dönüştürücünün sağlaması gereken güç değeri arttığı için (130 W $\rightarrow$ 158 W) negatif aşım, yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (158 W $\rightarrow$ 130 W) pozitif aşım görülmektedir. Direnç düşürüldüğünde aşım miktarı ve yerleşim zamanı direncin artırıldığı duruma göre daha fazla olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1'in altında iken yerleşim zamanı yaklaşık olarak 10 ms olmaktadır.




Şekil 5.30. $R_{yük} 560 \Omega \rightarrow 460 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=18 \text{ V}$)




Şekil 5.31. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V)

Giriş gerilimi 20V ile sabit tutulurken Şekil 5.32’de yük direnci 660 Ω ’dan 760 Ω ’a yükseltilmiş, Şekil 5.33’de yük direnci 760 Ω ’dan 660 Ω ’a düşürülmüştür. Yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (110 W $\rightarrow$ 95 W) pozitif aşım, yük direnci azaltıldığında dönüştürücünün sağlaması gereken güç değeri arttığı için (95 W $\rightarrow$ 110 W) negatif aşım görülmektedir. Direnç artırıldığında aşım miktarı ve yerleşim zamanı direncin düşürüldüğü duruma göre daha az olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1’in altında iken yerleşim zamanı yaklaşık olarak 5 ms olmaktadır. 560 Ω , 460 Ω geçişlerine göre hem aşım miktarı hem yerleşim zamanı bu geçişlerde daha az olmuştur. Dönüştürücünün daha düşük güçlerde test edilmesi bu duruma sebep olmaktadır.




Şekil 5.32. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V)




Şekil 5.33. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V)

Giriş gerilimi 22 V ile sabit tutulurken Şekil 5.34’de yük direnci 660 Ω ’dan 760 Ω ’a yükseltilmiş, Şekil 5.35’de yük direnci 760 Ω ’dan 660 Ω ’a düşürülmüştür. Yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (110 W $\rightarrow$ 95 W) pozitif aşım, yük direnci azaltıldığında dönüştürücünün sağlaması gereken güç değeri arttığı için (95 W $\rightarrow$ 110 W) negatif aşım görülmektedir. Direnç artırıldığında aşım miktarı ve yerleşim zamanı direncin düşürüldüğü duruma göre daha az olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1’in altında iken yerleşim zamanı yaklaşık olarak 5 ms olmaktadır. 560 Ω , 460 Ω geçişlerine göre hem aşım miktarı hem yerleşim zamanı bu geçişlerde daha az olmuştur. Dönüştürücünün daha düşük yüklerde test edilmesi bu duruma sebep olmaktadır.




Şekil 5.34. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V)




Şekil 5.35. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V)

Giriş gerilimi 18 V ile sabit tutulurken Şekil 5.36'da yük direnci 660 Ω 'dan 760 Ω 'a yükseltilmiş, Şekil 5.37'de yük direnci 760 Ω 'dan 660 Ω 'a düşürülmüştür. Yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (110 W $\rightarrow$ 95 W) pozitif aşım, yük direnci azaltıldığında dönüştürücünün sağlaması gereken güç değeri arttığı için (95 W $\rightarrow$ 110 W) negatif aşım görülmektedir. Direnç artırıldığında aşım miktarı ve yerleşim zamanı direncin düşürüldüğü duruma göre daha az olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1'in altında iken yerleşim zamanı yaklaşık olarak 5ms olmaktadır. 560 Ω , 460 Ω geçişlerine göre hem aşım miktarı hem yerleşim zamanı bu geçişlerde daha az olmuştur. Dönüştürücünün daha düşük yüklerde test edilmesi bu duruma sebep olmaktadır.



Şekil 5.36. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V)



Şekil 5.37. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V)



6. DENEYSEL ÇALIŞMA

Deneysel çalışma düzeneği kapalı çevrim bir dönüştürücü olarak oluşturulmuştur. Kapalı çevrim dönüştürücüyü oluşturmak için gerekli olan devreler aşağıda sıralanmıştır;

1. Hata yükselteci devresi
2. Testere dişi dalga devresi
3. Karşılaştırmacı devresi
4. İzolatör devresi
5. Kapı sürme devresi
6. Açık çevrim da-da dönüştürücü

Gerekli olan bu altı farklı devre yapısı ayırık bir şekilde oluşturulduktan sonra elektriksel bağlantıları yapılarak bir kapalı devre haline getirilmiştir. Bu bölümde öncelikle her devrenin ayrı ayrı tasarımları sunulmuştur. En sonunda kapalı çevrim dönüştürücünün sonuçları benzetim sonuçları ile karşılaştırılarak “6.7. Kapalı Çevrim Dönüştürücü” bölümünde açıklanmıştır.

6.1. Hata Yükselteci Devresi

Hata yükselteci devresi tip-3 kompanseör ile K-faktör tasarım yöntemi kullanılarak oluşturulmuştur. Bu devre çıkış gerilimi ile referans gerilimini karşılaştırarak denetim işaretini üretmektedir.

Bölüm 5’de benzetim çalışmalarında hesaplanan, Çizelge 5.4 ile verilen devre elemanlarına ek olarak opamp için LF347N parça numaralı opamp seçilmiştir. Opamp seçimi için kritik parametre yetiştirme hızıdır. Yetiştirme hızı ilişkisini gösteren denklem Eş. 6.1 ile verilmiştir.

$$\text{Yetiştirme hızı} = 2\pi fV \left(\frac{V}{\mu s} \right) \quad (6.1)$$

Eş. 6.1’de kullanılan parametreler aşağıdaki gibi tanımlanır;

1. f Maksimum sinyal frekansı

2. V Maksimum sinyal tepe gerilimi

Dönüştürücünün anahtarlama frekansı 40 kHz olduğu için $f = 40$ kHz olmaktadır. Dönüştürücünün kalkış anında doluluk oranını % 40 ile sınırlamak için de opamp beslemesi 6 V olarak ayarlanmıştır. Bu yüzden $V = 6$ V olmaktadır. Bu bilgiler ile yetiştirme hızı $1,5 \left(\frac{V}{\mu s}\right)$ olarak hesaplanır. LF347N parça numaralı opampın yetiştirme hızı $13 \left(\frac{V}{\mu s}\right)$ olduğu için yeterlidir.


Benzetim çalışmasında hata yükselteci tasarımı yapılırken V_{ref} gerilimi 5 V olarak seçildiği için deneysel çalışmada da aynı gerilim değeri kullanılmıştır.

LF347N besleme gerilimi ve referans gerilimi üzerindeki gürültüleri bastırmak amacıyla dekuplaj kapasitörleri kullanılmıştır (C_4 - C_5 - C_6 - C_7 - C_8 - C_9). Daha temiz gerilimler ile devrenin farklı frekanslardaki gürültülerden etkilenmeden kararlı çalışma yapısını sürdürebilmesi için bu kapasitörler kullanılmaktadır. Elektrolit kapasitörler (C_4 - C_5 - C_7 - C_8) daha düşük frekanslı gürültüleri bastırırken, seramik kapasitör (C_6 - C_9) daha yüksek frekanslı gürültüleri bastırır.

Yapılan seçimler ve hesaplamalar sonucunda Çizelge 6.1'de deneysel çalışmada hata yükselteci devresi için kullanılan malzemelerin listesi verilmiştir. Bu malzemeler ile oluşturulan devre şeması Şekil 6.1'de belirtilmiştir. Şekil 6.1'de görülen $V_{çıkış}$ açık çevrim dönüştürücünün çıkışından alınan geri bildirim sinyali iken V_{ref} referans sinyalidir. Hata yükselteci devresi çıkışında $V_{denetim}$ isimli sinyal üretilir.

Çizelge 6.1. Hata yükselteci devresi deneysel çalışma elemanları

Devre sembolü	Değer
$Opamp$	LF347N
R_1	53 k Ω
R_2	1 k Ω
R_3	7.32 k Ω
R_4	250 Ω
C_1	560 pF
C_2	100 nF
C_3	15 nF
C_4 - C_7	10 μ F
C_5 - C_8	1 μ F
C_6 - C_9	47 nF



Şekil 6.1. Hata yükseltici devresi deneysel çalışma devre şeması

6.2. Testere Dişi Dalga Devresi

Hata yükseltici devresinden elde edilen denetim işaretini karşılaştırıcı devresinde karşılaştırılabilmek için bir dalga formuna ihtiyaç vardır. DA-DA dönüştürücü uygulamalarında kullanılan dalga formu testere dişi dalgadır. Karşılaştırıcı devrede kullanmak için testere dişi dalga üretmek gerekmektedir. NE555 zamanlayıcı entegresi ile testere dişi dalga 15 V tepe geriliminde, 40 kHz frekansında üretilmiştir.

NE555 ile testere dişi dalga üretimi bir kapasitörün (C_1) sabit akım kaynağı ile şarj edilip deşarj edilmesi prensibine dayanır. Bir tane pnp bjt transistör (Q_1) ve bir tane direnç ile (R_1) sabit akım kaynağı yapılır ve C_1 kapasitörü şarj edilir. C_1 besleme geriliminin ($22,5\text{ V}$) $\frac{2}{3}$ 'üne kadar (15 V) şarj olur. $\frac{2}{3}$ oranına ulaşması threshold ($THRS$) pininden algılanır. Kontrol pini (CV) deşarj (DIS) pinini tetikleyerek kapasitörün deşarj edilmesini sağlar. Deşarj bitince trigger ($TRIG$) pininden algılanıp tekrar şarj edilir. Bu şekilde şarj-deşarj işleminin tekrarlanması ile testere dişi dalga üretilmiş olur. NE555 ile üretilen testere dişi dalganın frekans ilişkisini veren denklem Eş. 6.2 ile verilmiştir.

$$f_{testere} = \frac{V_{D1}}{R_1 C_1 V_{pp}} \quad (6.2)$$

Eş. 6.2'de kullanılan parametreler aşağıdaki gibi tanımlanır;

1. V_{D1} Zener diyotun kırılma gerilimi
2. R_1 Direnç değeri
3. C_1 Kapasitör değeri


4. V_{pp} Testere dişi dalganın tepe gerilimi ($V_{besleme}$ geriliminin $\frac{2}{3}$ ü)

NE555 besleme gerilimi üzerindeki gürültüleri bastırmak amacıyla dekaplaj kapasitörleri (C_2 - C_3 - C_4) kullanılmıştır. Daha temiz gerilimler ile devrenin farklı frekanslardaki gürültülerden etkilenmeden kararlı çalışma yapısını sürdürebilmesi için bu kapasitörler kullanılmaktadır. Ayrıca besleme gerilimi testere dişi dalga formunu da oluşturduğu için gerilimin temiz olması testere dişi dalganın temiz bir forma sahip olması için önemlidir.


Yapılan seçimler ve hesaplamalar sonucunda Çizelge 6.2’de deneysel çalışmada testere dişi dalga devresi için kullanılan malzemelerin listesi verilmiştir. Bu malzemeler ile oluşturulan devre şeması Şekil 6.2’de belirtilmiştir. Devrenin benzetim çalışması sonucu Şekil 6.3 ile deneysel çalışma sonucu Şekil 6.4 gösterilmiştir.

Çizelge 6.2. Testere dişi dalga devresi deneysel çalışma elemanları


Devre sembolü	Değer
Zamanlayıcı	NE555
Q_1	BC557B
D_1	1N5237B
D_2	1N4007
R_1	1,2 k Ω
R_2	1 k Ω
C_1	10 nF
C_2	10 μ F
C_3	1 μ F
C_4	47 nF



Şekil 6.2. Testere dişi dalga devresi deneysel çalışma devre şeması



Şekil 6.3. Testere dişi dalga devresi benzetim çalışması grafiği



Şekil 6.4. Testere dişi dalga devresi deneysel çalışma grafiği

6.3. Karşılaştırmalı Devresi


Hata yükselteci devresinden elde edilen denetim işareti ve üretilen testere dişi dalga formu karşılaştırmalı devresinde karşılaştırılarak anahtarlama sinyali (kare dalga) üretilir. Denetim işareti testere dişi dalgadan büyükse *high*, küçükse *low* çıkış alınır. Bu durumun gerçekleşmesiyle anahtarlama sinyali üretilir. Karşılaştırmalı entegresi olarak LM393P entegresi kullanılmıştır. Entegrenin seçilmesinin sebebi tepki hızının 300 ns olmasıdır. Kontrol uygulamalarında tepki süreleri önemli bir parametre olduğu için tepki süresi hızlı olan LM393P kullanılmıştır. Denetim işareti testere dişi dalgadan büyük olduğunda LM393P entegresinin içinde *OUT* pinine bağlı bjt transistörü sürülmez ve açık devre olur. Bu pinden *high* sinyali almak için pullup direnci (R_1) besleme gerilimine çekilir. Yani *OUT* pini açık devre olduğunda aslında *high* sinyali üretilir. Denetim işareti testere dişi dalgadan küçük olduğunda entegre *OUT* pinine bağlı bjt transistörü sürerek bu pini toprağa (*GND*) çeker. Yani *OUT* pini *low* çıkış verir. Bu döngü sayesinde anahtarlama sinyali denetim işaretinin seviyesine göre uygun doluluk oranında üretilir.

LM393P besleme gerilimi üzerindeki gürültüleri bastırmak amacıyla dekaplaj kapasitörleri (C_1 - C_2 - C_3) kullanılmıştır. Daha temiz gerilimler ile devrenin farklı frekanslardaki gürültülerden etkilenmeden kararlı çalışma yapısını sürdürebilmesi için bu kapasitörler kullanılmaktadır. Ayrıca besleme gerilimi anahtarlama sinyali formunu da oluşturduğu için gerilimin temiz olması anahtarlama sinyalinin temiz bir forma sahip olması için önemlidir.


Yapılan seçimler sonucunda Çizelge 6.3'de deneysel çalışmada karşılaştırmalı devresi için kullanılan malzemelerin listesi verilmiştir. Bu malzemeler ile oluşturulan devre şeması Şekil 6.5'de gösterilmiştir. Karşılaştırmalı devrenin deneysel çalışma sonucunda ürettiği anahtarlama sinyali Şekil 6.6 ile verilmiştir. Yeşil dalga denetim işaretidir (4,5V). Pembe dalga testere dişi dalgadır. Açık mavi dalga karşılaştırmalı devresi çıkışında üretilen anahtarlama sinyalidir. Lacivert dalga kapı sürme devresinde üretilen anahtarlama sinyalidir. Denetim işareti 4,5V seviyesinde ve testere dişi dalganın tepe genliği 15 V seviyesinde olduğu için doluluk oranının % 30 ($\frac{4,5V}{15V} = 0,3$) oranında olması doğrudur.

Çizelge 6.3. Karşılaştırıcı devresi deneysel çalışma elemanları

Devre sembolü	Değer
Karşılaştırıcı	LM393P
R_1	1 k Ω
C_1	10 μ F
C_2	1 μ F
C_3	47 nF



Şekil 6.5. Karşılaştırıcı devresi deneysel çalışma devre şeması



Şekil 6.6. Karşılaştırıcı devresi deneysel çalışma grafiği

6.4. İzolatör Devresi


Denetim altına alınan da-da dönüştürücü izoleli bir dönüştürücüdür. Primer tarafındaki toprak ile sekonder tarafındaki toprak arasında manyetik izolasyon vardır. İki taraftaki toprak bağlantısı birbirine fiziksel olarak bağlı değildir. Sekonder tarafında dönüştürücü çıkışından alınan sinyal hata yükselteci ve karşılaştırıcı devresinde işlendikten sonra dönüştürücüdeki anahtar (mosfeti) süren uygun doluluk oranında anahtarlama sinyali çevrilir. Anahtarlama sinyali anahtarın her iletime girdiği anda çok kısa süreli (ns mertebesinde) çekeceği yüksek akımı karşılayabilmek için kapı sürme devresi ile iletilir. Ancak bu durumda fiziksel olarak sekonderin toprağı fiziksel olarak primerin toprağına bağlanmış olur. Bu durumda oluşturulan izolasyon bozulur. Bundan dolayı karşılaştırıcı devresi çıkışından alınan anahtarlama sinyalinin kapı sürme devresi ile anahtara uygulanmadan önce izole edilmesi gerekmektedir. İzolasyonu sağlamak için TLP250 parça numaralı optik izolatör kullanılmıştır. Malzemenin girişinde bir tane led, çıkışında bu ledin hareketini algılayan fototransistör vardır. Aralarında fiziksel bağlantı olmadan üretilen anahtarlama sinyali primer tarafına iletilir. Anahtarlama sinyali *high* durumdayken led yanar, ledin yanması ile fototransistör sürülür. İzolatör çıkışında da besleme gerilimi sayesinde *high* sinyal elde edilir. Anahtarlama sinyali *low* durumdayken led yanmaz, fototransistör sürülmez. Bu durumda izolatör çıkışında da *low* sinyal oluşur. Bu çalışma prensibi ile anahtarlama sinyali formunda bir değişiklik olmadan, izolasyon sağlanarak primer bölgesine aktarılır.

TLP250 besleme gerilimi üzerindeki gürültüleri bastırmak amacıyla dekuplaj kapasitörleri (C_1 - C_2 - C_3) kullanılmıştır. Daha temiz gerilimler ile devrenin farklı frekanslardaki gürültülerden etkilenmeden kararlı çalışma yapısını sürdürebilmesi için bu kapasitörler kullanılmaktadır. Ayrıca besleme gerilimi anahtarlama sinyali formunu sürdürdüğü için gerilimin temiz olması anahtarlama sinyalinin temiz bir forma sahip olması için önemlidir.

Yapılan seçimler sonucunda Çizelge 6.4’de deneysel çalışmada izolatör devresi için kullanılan malzemelerin listesi verilmiştir. Bu malzemeler ile oluşturulan devre şeması Şekil 6.7’de belirtilmiştir.

Çizelge 6.4. İzolatör devresi deneysel çalışma elemanları

Devre sembolü	Değer
İzolatör	TLP250
C_1	10 μ F
C_2	1 μ F
C_3	47 nF



Şekil 6.7. İzolatör devresi deneysel çalışma devre şeması

6.5. Kapı Sürme Devresi

Karşılaştırmalı devresi ile üretilen anahtarlama sinyali izolatör devresi ile izole edildikten sonra kapı sürme devresine iletilir. Anahtarın (mosfetin) ilk ilettime girdiği anlarda çok kısa süreli (ns mertebesinde) çekeceği yüksek akımı (1,5 A civarı) karşılaştırmalı devresi sağlayamadığından IR2113 parça numaralı kapı sürme entegresi kullanılmıştır.

IR2113 entegresi hem *high side* hem *low side* mosfet sürebilme kabiliyetine sahiptir. 600 V seviyesindeki gerilimleri desteklemektedir. Dönüştürücüde kullanılan mosfetin üzerine düşen gerilimin 50 V seviyesinde bulunması ayrıca dönüştürücüde kullanılan mosfetin source ucunun direkt toprağa bağlı olması IR2113'ün dönüştürücüyü sürmek için gerilim açısından fazlasıyla yeterli olduğunu göstermektedir. Maksimum 2 A akım çıkışı sağlaması yeterli akım ihtiyacını da sağlayabileceğini göstermektedir. Dönüştürücüde tek mosfet olduğu için tek kanallı kullanılmıştır. Tek mosfet sürülmesi için entegrenin datasheetinde önerilen *high side* kanalı kullanılmıştır. *Low side* kanalında mosfet sürebilmek için gerekli bağlantılar yapılmış ancak çıkış alınmamıştır.

VDD entegre içerisindeki lojik devresinin beslemesidir.

HIN *high side* mosfet için giriş iken LIN *low side* mosfet için kullanılan giriştir.

SD pini entegreyi kapama pinidir. Bu pin kullanılmamıştır.

VSS lojik toprağıdır.

HO *high* side mosfet için çıkış iken *LO* *low* side mosfet için çıkış pinidir.

VB pini *high* side mosfetin sürüşünü kolaylaştırmak için kullanılan pindir. Bu pine bağlı kapasitörler (C_1 - C_2) *high* side mosfetin gate ve source uçları arasına bağlanır. *VCC* üzerinden bu kapasitörler *high* side mosfet tıkamada iken D_1 diyotu üzerinden şarj edilir. Kapasitörler *high* side mosfet iletime girdiği anda *HO* pinine doğru boşalır. Burada amaç *high* side mosfetin gate ve source ucu arasında her zaman potansiyel fark olmasını sağlamaktır. Bu sayede *high* side mosfetin sürüşü daha kolay olur. Bu elektronik devre yapısına bootstrapping denir.

VS pini *high* side mosfetin source pinine bağlanan pindir. Akımın geri dönüş yolunu gösterir.

VCC pini bootstrapping yapısı için kullanılır.

COM pini *low* side mosfetin source ucuna bağlanır. Akımın geri dönüş yoludur.


R_1 direnci mosfetin giriş kapasitansını hızlı bir şekilde şarj ederken çekeceği akımı sınırlamak için kullanılmıştır. D_2 diyotu mosfet tıkama durumuna geçerken giriş kapasitansının hızlı bir şekilde deşarj olmasını sağlar. Her şarj-deşarj geçişinde mosfetin kararsız durumda kalmasını önlemek için de R_2 direnci eklenmiştir.

IR2113 besleme gerilimleri üzerindeki gürültüleri bastırmak amacıyla dekuplaj kapasitörleri kullanılmıştır. Daha temiz gerilimler ile devrenin farklı frekanslardaki gürültülerden etkilenmeden kararlı çalışma yapısını sürdürebilmesi için bu kapasitörler kullanılmaktadır. Ayrıca besleme gerilimi anahtarlama sinyali formunu sürdürdüğü için gerilimin temiz olması anahtarlama sinyalinin temiz bir forma sahip olması için önemlidir.


Yapılan seçimler sonucunda Çizelge 6.5’de deneysel çalışmada kapı sürme devresi için kullanılan malzemelerin listesi verilmiştir. Bu malzemeler ile oluşturulan devre şeması Şekil 6.8’de belirtilmiştir. Deneysel çalışma sonucunda kapı sürme devresinden mosfete iletilen anahtarlama sinyali Şekil 6.9’da gösterilmiştir.

Çizelge 6.5. Kapı sürme devresi deneysel çalışma elemanları

Devre sembolü	Değer
Kapı sürücü	IR2113
D_1-D_2	UF4007
R_1	10 Ω
R_2	1 k Ω
C_1	22 μ F
C_2	100 nF
C_3-C_6	10 μ F
C_4-C_7	1 μ F
C_5-C_8	47 nF



Şekil 6.8. Kapı sürme devresi deneysel çalışma devre şeması



Şekil 6.9. Kapı sürme devresi deneysel çalışma grafiği

6.6. Açık Çevrim Dönüştürücü

Bölüm 3’de anlatıldığı üzere çalışma kapsamında kullanılan yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücünün devre elemanları [41]’den yararlanılarak oluşturulmuştur. Kullanılan açık çevrim dönüştürücünün devre elemanlarının hesaplamaları bu tez kapsamında yer almadığı için detaylı hesaplamaları bu çalışmada yapılmamış olup sonuçları özet şeklinde paylaşılmıştır.

Açık çevrim Z-kaynak da-da dönüştürücü tasarımı 20 V giriş geriliminde, 130 W gücünde 270 V çıkış gerilimi sağlayan özelliklerde yapılmıştır. Topolojinin kazanç denklemi ilişkisini veren Eş. 3.1’e göre dönüştürücünün kararlı bir şekilde çalışması için doluluk oranı sınırlaması bulunmaktadır. Doluluk oranı 0,5’den büyük olamamaktadır. Doluluk oranı 0,3 olarak seçilmiştir. Kuplaj oranı 0,9 olarak öngörülmüştür. Eş. 3.1 kullanılarak hedeflenen çıkış gerilimi için sarım oranı 4,6 olarak bulunmuştur. Anahtarlama frekansı 40 kHz olarak seçilmiştir.

Giriş endüktörü değeri 20 μ H olarak hesaplanmıştır. 130 W gücünde çıkış için % 85 verimlilik öngörülerek girişten çekilen akımın RMS değeri 7,5 A olarak hesaplanmıştır.

Bundan dolayı deneysel çalışmada 24 μ H değerinde giriş endüktörü 12 AWG kablo ile oluşturulmuştur. Standarta göre 12 AWG 23 A'ye kadar akım taşıyabilmektedir.

Açık çevrim dönüştürücü tasarımı için referans alınan tez kapsamında ETD44 serisinden manyetik çekirdek kullanılmıştır [41]. Kullanılan çekirdeğin uygunluğu için matematiksel olarak doğrulama işlemleri yapılmıştır. Bir da-da dönüştürücüde manyetik çekirdek seçimi yapılırken belirlenmesi gereken ilk parametre manyetik çekirdeğin gerekli gücü satürasyona girmeden iletip iletemeyeceğini gösteren alan çarpanı ($W_a A_c$ (cm^4)) parametresidir. $W_a A_c$ değeri Eş. 6.3 kullanılarak bulunur. Bulunan değere göre de uygun manyetik çekirdek seçimi yapılır.

$$W_a A_c = \frac{0.68 P_{çıkış} d_w}{B_{max} f} \quad (6.3)$$

Eş. 6.3'de kullanılan parametreler aşağıdaki gibi tanımlanır;

1. $P_{çıkış}$ Dönüştürücüden elde edilen güç değeri (W)
2. d_w Büyük kablo kesit alanı (cm^2)
3. B_{max} Akı yoğunluğu (T)
4. $f_{anahtarlama}$ Anahtarlama frekansı (Hz)

Primer sarımdan geçen RMS akım değeri 8,5 A iken, sekonderden geçen akım değeri 1,8 A olur. Bu doğrultuda primer ucunda 12 AWG değerinde litz teli kullanılmışken, sekonder ucunda 22 AWG değerinde çok damarlı kablo kullanılmıştır. 12 AWG litz telinin kesit alanı (d_w) 0,031 cm^2 dir. B_{max} 0,2 T olarak varsayılmıştır. $P_{çıkış}$ 130 W, $f_{anahtarlama}$ 40 kHz dir. Bu parametreler ile 3,4 cm^4 değerinde $W_a A_c$ değeri ihtiyacı çıkmaktadır. Kuplajlı endüktörde enerjiyi depolayabilmek için manyetik çekirdekler arasında hava aralığı olması gerekmektedir. Bunun için de 1 mm hava boşluğu olan ETD44/22/15-3C90 parça numaralı, $W_a A_c=3,7 \text{ cm}^4$ değerinde manyetik çekirdek kullanılmıştır.

Alan çarpanı hesaplandıktan sonra sarım oranları belirlenir. Primer sarım oranı için Eş. 6.4 kullanılır.

$$N_p = \frac{V_1 10^8}{4BA_e f} \quad (6.4)$$

Eş. 6.4’de kullanılan parametreler aşağıdaki gibi tanımlanır;

- | | |
|----------------------|--|
| 1. V_1 | Primer endüktansı üzerindeki gerilim (V) |
| 2. B | Manyetik akı yoğunluğu (G) |
| 3. A_e | Manyetik çekirdek etkin alanı (cm ²) |
| 4. $f_{anahtarlama}$ | Anahtarlama frekansı (Hz) |

V_1 üzerine düşmesi hesaplanan gerilim 35 V dur. B 2000 G (0,2 T) olarak varsayılmıştır. A_e 1,7 cm² dir. $f_{anahtarlama}$ 40 kHz dir. Bu durumda primer sarımı (N_p) için 10 sarım gereklidir. Sarım oranı 4,6 olarak daha önce kabul edildiği için Eş. 6.5 kullanılarak sekonder sarım oranı (N_s) 46 olarak hesaplanır.

$$N_s = nxN_p \quad (6.5)$$

[41]’den referans alınarak primer endüktans değeri 15 µH çıkmaktadır. Bundan dolayı 16 µH değerinde primer endüktansı, $n = 4,6$ olduğu için 339 µH değerinde sekonder endüktansı hedeflenmiştir. Seçilen çekirdeğin hedeflenen endüktans değerlerini sağlaması gerekmektedir. Primer endüktans değeri Eş. 6.6 ile sekonder endüktans değeri Eş. 6.7 ile bulunur. Burada verilen A_L değeri manyetik çekirdeğin nominal endüktans değeridir. Seçilen çekirdeğin 1 mm hava boşluğundaki değeri 162 nH dir ve bu değer hedeflenen değerleri sağlamaktadır.

$$L_p = N_p^2 x A_L \quad (6.5)$$

$$L_s = n^2 x L_p \quad (6.5)$$

Kapasitörlerin seçimleri için üzerlerine düşen gerilimler ve kapasitansları hesaplanmıştır. Tüm kapasitörler için gerilim dalgalanması % 0,5 olarak planlanmıştır. Bu durumda;

1. C_1 kapasitörü için 650 µF kapasitans değeri ve üzerine düşen gerilim 35 V çıkmaktadır. Hesaplanan değerler sonucunda deneysel düzenekte C_1 kapasitörü için 680 µF, 50 V değerinde elektrolit kapasitör kullanılmıştır.

2. C_2 kapasitörü için 650 μF kapasitans değeri ve üzerine düşen gerilim 15 V çıkmaktadır. Hesaplanan değerler sonucunda deneysel düzenekte C_2 kapasitörü için 680 μF , 25 V değerinde elektrolit kapasitör kullanılmıştır.

3. C_3 ve C_4 kapasitörleri için 32 μF kapasitans değeri ve üzerilerine düşen gerilim 69 V çıkmaktadır. Hesaplanan değerler sonucunda deneysel düzenekte C_3 ve C_4 kapasitörleri için 47 μF , 100 V değerinde elektrolit kapasitörler kullanılmıştır.

4. C_0 kapasitörü için 6 μF kapasitans değeri ve üzerine düşen gerilim 270 V çıkmaktadır. Hesaplanan değerler sonucunda deneysel düzenekte C_0 kapasitörü için 47 μF , 400 V değerinde elektrolit kapasitör kullanılmıştır.

Anahtarlama elemanı olarak kullanılan mosfet tıkama durumundayken üzerine düşen gerilim (V_{ds}) 50 V olarak hesaplanmıştır. İletim durumuna geçince üzerinden geçen RMS akım değeri 12 A olmaktadır. Bu değerler için IRFB4110 parça numaralı 100 V, 120 A özelliklerine sahip düşük $R_{ds(on)}$ (4 m Ω) değeri olan mosfet kullanılmıştır. Mosfet seçiminde dikkat edilmesi gereken bir değer özellik mosfetin SOA (safe operating area: güvenli çalışma bölgesi) özelliğidir. Mosfetin her kapanış anında üzerinden geçen anlık tepe akım değeri 22 A olmaktadır. Güvenli bir tasarım yapabilmek adına her iletim süresinde (7,5 μs) 50 V değerinde bir gerilim farkı altında 22 A geçireceği düşünülebilir. Seçilen mosfet 50V potansiyel fark altında, 7,5 μs boyunca 50 A'ye kadar desteklemektedir. Bu yüzden dönüştürücü için uygundur. Mosfet iletimde iken üzerinden geçen 12 A RMS değeri ile V_{ds} gerilimi yaklaşık olarak 50 mV (12 A x 4 m Ω) olur. 50 mV altında 12 A sürekli akımı geçirebilmelidir. Bu değerde SOA grafiğinde 30 A olduğu için bu açıdan da uygundur.

D_1 diyotu iletimde değil iken üzerine düşen ters gerilim 50 V olurken iletimde iken üzerinden geçen akımın RMS değeri 10 A olmaktadır. İletime girme anında görülen tepe akım değeri ise 28 A olmaktadır. D_1 diyotunun hızlı bir şekilde iletimden kesime, kesimden de iletime geçmesi gerekli olduğu için 100 V, 30 A değerinde schottky diyot kullanılmıştır.

D_0 - D_2 - D_3 diyotları üzerine düşen ters gerilim 230 V olmaktadır. D_0 diyotu üzerinden geçen akımın RMS değeri 1,6 A olurken, iletime girme anında görülen tepe akım değeri 2,5 A olmaktadır. D_2 - D_3 diyotları üzerinden geçen akımın RMS değeri 1 A iken anlık tepe akım

değeri 1,4 A olmaktadır. D_0 - D_2 - D_3 diyotları için MUR1560G parça numaralı 600 V, 15 A değerinde fast recovery diyot kullanılmıştır.


Yukarıda eleman seçimleri için anlatılan tüm durumlar sonucunda deneysel çalışmada kullanılan da-da dönüştürücü devre elemanları Çizelge 6.6 ile listelenmiştir.

Çizelge 6.6. Açık çevrim da-da dönüştürücü deneysel çalışma devre elemanları

Devre sembolü	Değer
$L_{giriş}$	24 μ H
L_1	16 μ H
L_2	339 μ H
<i>Manyetik çekirdek</i>	ETD44/22/15-3C90
C_1	680 μ F, 50 V
C_2	680 μ F, 25 V
C_3 - C_4	47 μ F, 100 V
C_0	47 μ F, 400 V
<i>Mosfet</i>	IRFB4110
D_1	MBRP3010
D_0 - D_2 - D_3	MUR1560G

6.7. Kapalı Çevrim Dönüştürücü

Deneysel çalışma için kullanılan tüm malzemeler belirlendikten sonra Resim 6.1’de gösterilen deneysel çalışma düzeneği kurulmuş ve kapalı çevrim dönüştürücünün performansı test edilmiştir. Öncelikle kapalı çevrim dönüştürücünün sabit gerilim, sabit yük altında iken kararlı durumda ne kadar gerilim ürettiği kontrol edilmiştir. Kapalı çevrim dönüştürücü sırasıyla 18 V-20 V-22 V giriş gerilimleri ($V_{giriş}$) ve 460 Ω , 560 Ω , 660 Ω , 760 Ω yük dirençleri ($R_{yük}$) altında çalışırken 267 V-273 V gerilim aralığında çıkış gerilimleri üretmektedir. Hedeflenen çıkış gerilimi 270 V olduğu için % 1 oranında bir hata payı ortaya çıkmaktadır. Yük direnci 460 Ω iken dönüştürücünün sağlaması gereken çıkış gücü 158 W, 560 Ω iken 130 W, 660 Ω iken 110 W, 760 Ω iken 95 W olmaktadır. Kapalı çevrim dönüştürücü geniş bir güç aralığında (95 W→158 W) testlere tabi tutulmuştur.



Resim 6.1. Deneysel çalışma düzeneği


Deneysel çalışmada gerçekleştirilen tüm test senaryoları benzetim çalışması altında yapılan senaryolar ile aynıdır. Bu sayede benzetim sonuçları ile deneysel sonuçlar eksiksiz bir şekilde karşılaştırılmıştır. Devam eden bölümde her senaryo altında detaylı sonuçlar ve yorumlar paylaşılmıştır. Genel olarak sonuçlara bakıldığında gerilim seviyesi, aşım miktarı ve yerleşim zamanı açısından deneysel sonuçlar ile benzetim sonuçlarının tutarlı olduğu görülmektedir. Deneysel çalışmada aşım miktarı benzetim sonuçlarına oranla % 50 oranında artış göstermiştir. Benzetim çalışmasında çıkan yerleşim zamanı süreleri deneysel çalışmada yaklaşık olarak 10 katına çıkmıştır. Benzetim çalışmasının kayıpsız bir ortamda, ideal elemanlar ile yapılmış olması, deneysel ortamdaki tüm parametrelerin benzetim ortamında bulunmaması bu farkların ortaya çıkmasının temel sebebidir. Literatürde yapılan çalışmalarda da bu tarz farklılıklar ortaya çıkmıştır [76-77]. Arada çıkan bu farkların özetlenebileceği dört temel sebep vardır;

1. Hata yükselteci devresinde kullanılan opamptan kaynaklı gecikmeler
2. Karşılaştırıcı entegre kaynaklı gecikmeler
3. İzolatör entegresi kaynaklı gecikmeler
4. Kapı sürme entegresi kaynaklı gecikmeler


Deneysel çalışmada osiloskoptan alınan sonuçlar DA modda değil AA modda alınmıştır. DA mod ile ölçümde osiloskop 270 V genlikli gerilimi gösterebilsin diye ölçekleme oranı küçültülmektedir. Aşım miktarının % 1 oranında olması ve ölçekleme oranının çok küçük olmasından kaynaklı olarak dönüştürücü tepkileri için DA mod ile gözlem yapmak mümkün olmamıştır. Bundan dolayı deneysel çalışma sonuçları AA mod ile alınmıştır. Çıktılarda görülen gerilimler çıkış geriliminden DA seviyesinin (270V) çıkarılmasıyla ortaya çıkan gerilimlerdir.

Benzetim çalışmasında da yapılan ilk test senaryosu gerçekleştirilmiştir. İlk test senaryosunda yükler (460 Ω , 560 Ω , 660 Ω , 760 Ω) sabit tutularak giriş gerilimleri 20 V-22 V-18 V-20 V sıralamaları ile anlık olarak değiştirilmiştir. Bu değişimler esnasında dönüştürücünün yerleşim zamanı ve aşım miktarı incelenmiştir.


Yük direnci 560 Ω ile sabit tutulurken Şekil 6.10'da giriş gerilimi 20 V'dan 22 V'a yükseltilmiştir. Şekil 6.11'de 22 V'dan 18 V'a düşürülmüştür. Şekil 6.12'de 18 V'dan 20 V'a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1'in altında kalırken, yerleşim zamanı 150 ms civarında olmaktadır. Giriş gerilimi değişimleri anlarında yerleşim zamanı süreleri farklılık göstermektedir. Bu durumun sebebi benzetim çalışmalarında da izah edildiği üzere giriş geriliminin açık çevrim dönüştürücünün transfer fonksiyonu içerisindeki etkisinden gelmektedir. 20 V $\rightarrow$ 22 V değişimi anında yerleşim zamanı 120 ms kadar sürerken, 22 V $\rightarrow$ 18V anında 150 ms, 18 V $\rightarrow$ 20 V anında 100 ms kadar sürmektedir.



Şekil 6.10. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=560 \Omega$)




Şekil 6.11. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=560 \Omega$)




Şekil 6.12. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=560 \Omega$)

Yük direnci 460Ω ile sabit tutulurken Şekil 6.13’de giriş gerilimi 20 V’dan 22 V’a yükseltilmiştir. Şekil 6.14’de 22 V’dan 18 V’a düşürülmüştür. Şekil 6.15’de 18 V’dan 20


V'a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1'in altında kalırken, yerleşim zamanı 200 ms civarında olmaktadır. 560 Ω yüke göre aşım gerilimi % 10 oranında, yerleşim zamanı % 30 oranında artmıştır. Bu artışın sebebi yük direnci azaltıldığı için (560 $\Omega \rightarrow 460 \Omega$) dönüştürücünün sağlaması gereken güç değerinin (130 W $\rightarrow$ 158 W) artmasından kaynaklanmaktadır.



Şekil 6.13. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=460 \Omega$)




Şekil 6.14. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=460 \Omega$)




Şekil 6.15. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=460 \Omega$)

Yük direnci 660Ω ile sabit tutulurken Şekil 6.16'da giriş gerilimi 20 V'dan 22 V'a yükseltilmiştir. Şekil 6.17'de 22 V'dan 18 V'a düşürülmüştür. Şekil 6.18'de 18 V'dan 20


V'a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1'in altında kalırken, yerleşim zamanı 100 ms civarında olmaktadır. 560 Ω yüke göre aşım gerilimi % 50 oranında, yerleşim zamanı % 30 oranında azalmıştır. Bu düşüşün sebebi yük direnci arttırıldığı için (560 $\Omega \rightarrow 660 \Omega$) dönüştürücünün sağlaması gereken güç değerinin (130 W $\rightarrow$ 110 W) azalmasından kaynaklanmaktadır.



Şekil 6.16. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=660 \Omega$)




Şekil 6.17. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=660 \Omega$)




Şekil 6.18. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=660 \Omega$)

Yük direnci 760Ω ile sabit tutulurken Şekil 6.19'da giriş gerilimi 20 V'dan 22 V'a yükseltilmiştir. Şekil 6.20'de 22 V'dan 18 V'a düşürülmüştür. Şekil 6.21'de 18 V'dan 20 V'a yükseltilmiştir. Bu üç değişim esnasında da aşım % 1'in altında kalırken, yerleşim


zamanı 50 ms civarında olmaktadır. 660 Ω yüke göre aşım gerilimi % 10 oranında, yerleşim zamanı % 50 oranında azalmıştır. Bu düşüşün sebebi yük direnci artırıldığı için (660 $\Omega \rightarrow 760 \Omega$) dönüştürücünün sağlaması gereken güç değerinin (110 W $\rightarrow$ 95 W) azalmasından kaynaklanmaktadır.



Şekil 6.19. $V_{giriş}$ 20 V $\rightarrow$ 22 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)




Şekil 6.20. $V_{giriş}$ 22 V $\rightarrow$ 18 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)




Şekil 6.21. $V_{giriş}$ 18 V $\rightarrow$ 20 V değişimi anında dönüştürücü tepkisi ($R_{yük}=760 \Omega$)

Benzetim çalışmasında yapıldığı gibi ikinci test senaryosunda da giriş gerilimleri (18 V, 20 V, 22 V) sabit tutularak yükler $560 \Omega \rightarrow 460 \Omega \rightarrow 560 \Omega$ ve $660 \Omega \rightarrow 760 \Omega \rightarrow 660 \Omega$ sıralamaları ile anlık olarak değiştirilmiştir. Bu değişimler esnasında dönüştürücünün yerleşim zamanı ve aşım miktarı incelenmiştir.

Giriş gerilimi 20 V ile sabit tutulurken Şekil 6.22’de yük direnci 560Ω ’dan 460Ω ’a düşürülmüş, Şekil 6.23’de yük direnci 460Ω ’dan 560Ω ’a yükseltilmiştir. Yük direnci düşürüldüğünde dönüştürücünün sağlaması gereken güç değeri arttığı için ($130 \text{ W} \rightarrow 158 \text{ W}$) negatif aşım, yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için ($158 \text{ W} \rightarrow 130 \text{ W}$) pozitif aşım görülmektedir. Direnç düşürüldüğünde aşım miktarı ve yerleşim zamanı direncin artırıldığı duruma göre daha fazla olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1,5’in altında iken yerleşim zamanı yaklaşık olarak 200 ms olmaktadır.




Şekil 6.22. $R_{yük}$ 560 $\Omega \rightarrow$ 460 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V)




Şekil 6.23. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=20$ V)

Giriş gerilimi 22 V ile sabit tutulurken Şekil 6.24’de yük direnci 560 Ω ’dan 460 Ω ’a düşürülmüş, Şekil 6.25’de yük direnci 460 Ω ’dan 560 Ω ’a yükseltilmiştir. Yük direnci

düşürüldüğünde dönüştürücünün sağlaması gereken güç değeri arttığı için ($130\text{ W} \rightarrow 158\text{ W}$) negatif aşım, yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için ($158\text{ W} \rightarrow 130\text{ W}$) pozitif aşım görülmektedir. Direnç düşürüldüğünde aşım miktarı ve yerleşim zamanı direncin artırıldığı duruma göre daha fazla olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1.5'in altında iken yerleşim zamanı yaklaşık olarak 200 ms olmaktadır.




Şekil 6.24. $R_{yük}$ $560\ \Omega \rightarrow 460\ \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=22\text{ V}$)




Şekil 6.25. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V)

Giriş gerilimi 18 V ile sabit tutulurken Şekil 6.26'da yük direnci 560 Ω 'dan 460 Ω 'a düşürülmüş, Şekil 6.27'de yük direnci 460 Ω 'dan 560 Ω 'a yükseltilmiştir. Yük direnci düşürüldüğünde dönüştürücünün sağlaması gereken güç değeri arttığı için (130 W $\rightarrow$ 158 W) negatif aşım, yük direnci arttırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (158 W $\rightarrow$ 130 W) pozitif aşım görülmektedir. Direnç düşürüldüğünde aşım miktarı ve yerleşim zamanı direncin arttırıldığı duruma göre daha fazla olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1.5'in altında iken yerleşim zamanı yaklaşık olarak 200 ms olmaktadır.




Şekil 6.26. $R_{yük}$ 560 $\Omega \rightarrow$ 460 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V)




Şekil 6.27. $R_{yük}$ 460 $\Omega \rightarrow$ 560 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V)

Giriş gerilimi 20 V ile sabit tutulurken Şekil 6.28’de yük direnci 660 Ω ’dan 760 Ω ’a yükseltilmiş, Şekil 6.29’da yük direnci 760 Ω ’dan 660 Ω ’a düşürülmüştür. Yük direnci

arttırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (110 W→95 W) pozitif aşım, yük direnci azaltıldığında dönüştürücünün sağlaması gereken güç değeri arttığı için (95 W→110 W) negatif aşım görülmektedir. Direnç arttırıldığında aşım miktarı ve yerleşim zamanı direncin düşürüldüğü duruma göre daha az olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1'in altında iken yerleşim zamanı yaklaşık olarak 150 ms olmaktadır. 560 Ω , 460 Ω geçişlerine göre hem aşım miktarı hem yerleşim zamanı bu geçişlerde daha az olmuştur. Dönüştürücünün daha düşük yüklerde test edilmesi bu duruma sebep olmaktadır.




Şekil 6.28. $R_{yük}$ 660 Ω →760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}$ =20 V)




Şekil 6.29. $R_{yük} 760 \Omega \rightarrow 660 \Omega$ değişimi anında dönüştürücü tepkisi ($V_{giriş}=20 \text{ V}$)

Giriş gerilimi 22 V ile sabit tutulurken Şekil 6.30'da yük direnci 660 Ω 'dan 760 Ω 'a yükseltilmiş, Şekil 6.31'de yük direnci 760 Ω 'dan 660 Ω 'a düşürülmüştür. Yük direnci artırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (110 W $\rightarrow$ 95 W) pozitif aşım, yük direnci azaltıldığında dönüştürücünün sağlaması gereken güç değeri arttığı için (95 W $\rightarrow$ 110 W) negatif aşım görülmektedir. Direnç artırıldığında aşım miktarı ve yerleşim zamanı direncin düşürüldüğü duruma göre daha az olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1'in altında iken yerleşim zamanı yaklaşık olarak 150 ms olmaktadır. 560 Ω , 460 Ω geçişlerine göre hem aşım miktarı hem yerleşim zamanı bu geçişlerde daha az olmuştur. Dönüştürücünün daha düşük yüklerde test edilmesi bu duruma sebep olmaktadır.




Şekil 6.30. $R_{yük}$ 660 $\Omega \rightarrow$ 760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V)




Şekil 6.31. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=22$ V)

Giriş gerilimi 18 V ile sabit tutulurken Şekil 6.32’de yük direnci 660 Ω ’dan 760 Ω ’a yükseltilmiş, Şekil 6.33’de yük direnci 760 Ω ’dan 660 Ω ’a düşürülmüştür. Yük direnci

arttırıldığında dönüştürücünün sağlaması gereken güç değeri azaldığı için (110 W→95 W) pozitif aşım, yük direnci azaltıldığında dönüştürücünün sağlaması gereken güç değeri arttığı için (95 W→110 W) negatif aşım görülmektedir. Direnç arttırıldığında aşım miktarı ve yerleşim zamanı direncin düşürüldüğü duruma göre daha az olmaktadır. Bu durumda yine sağlanan güç ile ilişkilidir. Aşım miktarı % 1'in altında iken yerleşim zamanı yaklaşık olarak 150 ms olmaktadır. 560 Ω , 460 Ω geçişlerine göre hem aşım miktarı hem yerleşim zamanı bu geçişlerde daha az olmuştur. Dönüştürücünün daha düşük yüklerde test edilmesi bu duruma sebep olmaktadır.



Şekil 6.32. $R_{yük}$ 660 Ω →760 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}$ =18 V)



Şekil 6.33. $R_{yük}$ 760 $\Omega \rightarrow$ 660 Ω değişimi anında dönüştürücü tepkisi ($V_{giriş}=18$ V)

Benzetim çalışması ve deneysel çalışma sonuçlarında K-faktör tasarım yöntemi ile oluşturulan kapalı çevrim da-da dönüştürücü sistemi giriş geriliminde ve yükünde belirlenen sınırlar için yapılan değişimlere karşı kararlı bir şekilde çalışarak sabit çıkış gerilimi üretmiştir. Dönüştürücünün meydana gelen değişimlerden sonra sabit DA seviyesine dönmesini gösteren süre kesim frekansına, değişim anında ortaya çıkan aşım miktarı faz payına bağlıdır.

Dönüştürücünün daha hızlı tepki vermesi için kesim frekansını (3 kHz) arttırmak gerekmektedir. Ancak daha öncede bahsedildiği üzere K-faktör tasarım yöntemini kullanabilmek için sınırlar bulunmaktadır. 3 kHz kesim frekansındaki faz gecikmesi değerini ($194,3^\circ$) hedeflenen faz payına (60°) çekebilmek için hata yükselteci devresinden $164,3^\circ$ faz katkısı elde etmek gerekmektedir. K-faktör tasarım yöntemi ile elde edilen maksimum faz katkısı 180° dir. Kesim frekans 3 kHz den 4 kHz değerine arttırılırsa hata yükselteci devresinden alınması gereken faz katkısı 175° olur. 4 kHz kesim frekansında sınır değere (180°) çok yakın bir faz katkısı değeri ortaya çıkar. Deneysel çalışmada sınır değer etrafında çalışma esnasında dönüştürücü kararlı yapısını sürdürmek için hedeflenen faz payından (60°) daha düşük faz payı altında çalışmak durumunda kalabilir. Bu durumda aşım miktarı artar. Aşım miktarının artması da salınım miktarını artırır. Ayrıca sınır değer etrafında

kararlı yapı da bozulabilir. Bundan dolayı seçilen 3 kHz kesim frekansı kullanılan dönüştürücü için tasarım açısından güvenli ve uygun bir değerdir.

Kesim frekansı sabit tutularak faz payı arttırılabilir. Ancak bu durumda yine hata yükselteci devresinden elde edilmesi hedeflenen faz katkısı değeri artarak sınır değere yaklaşır. Ayrıca kapalı çevrim sistem daha az aşım için dönüştürücü hızını yavaşlatma eğiliminde olur. Aşım miktarı azaltılır ancak bu durumda dönüştürücü tepkisi yavaşlar.

Sonuç olarak kesim frekansı ve faz payı seçimleri birbirlerini etkileyen parametrelerdir. Bu parametreler için en doğru seçim kapalı çevrim dönüştürücü sisteminin besleyeceği yükün (sistemin) sınırlarına göre yapılması en doğru tasarım çözümünü ortaya çıkarır.



7. SONUÇ VE ÖNERİLER

Günümüzde da-da dönüştürücüler endüstriyel uygulamalarda, elektronik cihazlarda, elektrikli araç sistemlerinde, yenilenebilir enerji kaynakları ile enerji üretimlerinde yaygın bir biçimde kullanılmaktadır. Özellikle yenilenebilir enerji kaynaklarında ve elektrikli araç sistemlerinde yeni nesil, yüksek gerilim kazancı sağlayan, izolasyon özelliğine sahip yükselten tip dönüştürücüler tercih edilmektedir. Yenilenebilir enerji kaynakları ile enerji üretimi yaygınlaştıkça konu ile ilgili standartlar ortaya çıkmaya başlamıştır. Enerji üretiminin kararlı ve güvenli bir şekilde gerçekleştirilebilmesi için kaynak çıkışından sabit ve kararlı çıkış gerilimi elde edilmesi gerekmektedir. Bunun için de kullanılan da-da dönüştürücüler için kapalı çevrim denetleyici tasarımına ihtiyaç duyulmaktadır.

Bu tez çalışmasında yeni nesil yüksek gerilim kazançlı ve izoleli Z-kaynak da-da dönüştürücü topolojisi için kapalı çevrim analog denetleyici tasarımı gerçekleştirilmiştir. Denetleyici devresi tasarımı için K-faktör tasarım yöntemi kullanılarak tip-3 kompensatör hata yükselteci devresi tasarımı yapılmıştır. Hata yükselteci devresine ek olarak testere dişi dalga devresi, karşılaştırmacı devresi, izolatör devresi ve kapı sürme devresi tasarımları da gerçekleştirilmiştir.

K-faktör tasarım yöntemi frekans alanında kesim frekansı ve faz payı odaklı çalışan, belirli bir matematiksel denklem akışına sahip, optimizasyon için deneme-yanılma yöntemine ihtiyaç duymayan güçlü bir analog denetleyici tasarım yöntemidir. Yöntem kullanılarak yapılan tasarım çalışmasında matematiksel akış içerisinde da-da dönüştürücünün küçük sinyal modelinin kullanılması yöntemin başarı oranını arttırmaktadır. Matematiksel denklem akışına sahip olması güvenli bir yöntem olduğunu göstermek ile birlikte tasarım sürecini de kolaylaştırmaktadır. Analog bir kontrol yöntemi olması bundan dolayı yazılım ihtiyacı bulunmaması dijital kontrol yöntemlerine göre daha kolay ve daha az maliyet ile denetleyici sistemi oluşturmayı sağlamaktadır.

Çalışma kapsamında 20 V giriş gerilimine sahip, 130 W gücünde, 270 V çıkış gerilimi üreten Z-kaynak da-da dönüştürücü tasarlanmıştır. K-faktör tasarım yöntemini kullanabilmek için elde edilmesi gereken küçük sinyal modelinin nasıl elde edilebileceği üç farklı alternatif ile açıklanmıştır. K-faktör tasarım yöntemi ile oluşturulabilen hata yükselteci topolojilerinin matematiksel hesaplamaları detaylı bir şekilde izah edilmiştir. Kapalı çevrim dönüştürücü

için hem benzetim çalışması hem de deneysel çalışma gerçekleştirilmiştir. Giriş geriliminde ve beslenen yükte belirli sınırlar içerisinde değişimler gerçekleştirilerek benzetim çalışması sonuçları deneysel çalışma sonuçları ile karşılaştırılmıştır. Sonuçta da-da dönüştürücü kararlı bir şekilde sabit çıkış gerilimi üretmeyi başarmıştır.

Kapalı çevrim tasarımının yeni nesil bir da-da dönüştürücü için gerçekleştirilmesi, deneysel çalışma sonuçlarının yalnızca % 1 hata payı ile benzetim çalışması sonuçlarını doğrulaması ve hedeflenen çıkış gerilimi seviyesinin elde edilmesi K-faktör tasarım yönteminin tasarım adımları doğru ve eksiksiz uygulandığında yeni nesil da-da dönüştürücüler için de sağlam, güvenilir bir denetleyici yöntemi olduğunu ispatlamıştır.

Bu çalışmanın devamında daha iyi geçici durum tepkileri elde edebilmek için dönüştürücünün faz gecikmesinin azaltılması gerekmektedir. Bu sayede kesim frekansı arttırılabilir. Bunun için de kullanılan mevcut topolojinin geliştirilmesi gerekmektedir. Ayrıca benzetim programı ile elde edilen küçük sinyal modeli ağ analizörü vasıtasıyla elde edilebilir. Bu sayede benzetim programında tam olarak modellenemeyen tüm elektriksel parametrelerin dahil edilmiş hali ile birebir küçük sinyal modeli elde edilir. Yeni küçük sinyal modeli ile tasarım güncellenerek kesim frekansının da arttırılması sayesinde dönüştürücü çıkışındaki yerleşim zamanı süresi ve aşım miktarı azaltılacaktır. Ek olarak dönüştürücü de meydana gelen zaman gecikmeleri için kullanılan elektronik malzemelerin daha profesyonel elektronik malzemeler ile güncellenerek bir tane baskı devre kartı tasarımı yapılması bu gecikmeleri düşürecektir. Tez çalışmasında ana hedef kapalı çevrim sistemin oluşturulup oluşturulamayacağını göstermek olduğu için çalışmada verimlilik açısından bir hedef belirlenmemiştir. Açık çevrim dönüştürücüde % 83, kapalı çevrim dönüştürücüde % 77 oranlarında verimlilik hesaplanmıştır. Bu yüzdelerin iyileştirilmesi için özellikle anahtarlama devresinde ve manyetik tasarımda tasarım güncellemeleri düşünülebilir. Son olarak oluşturulacak güncel kapalı çevrim dönüştürücü sistemi bir evirici devre ile entegre edilip gerçek bir model haline getirilerek tüm sistem olarak performansı test edilebilir.

KAYNAKLAR

1. Anushka, P. V., Mani, N., Issac, K. (2017). *Switched-inductor semi-quadratic buck converter*. International Conference on Technological Advancements in Power and Energy (TAP Energy), India, 1-6.
2. Iqbal, Z., Nasir, U., Rasheed, M. T., Munir, K. (2015). *A comparative analysis of synchronous buck, isolated buck and buck converter*. IEEE 15th International Conference on Environment and Electrical Engineering (EEEIC), Italy, 992-996.
3. Zhou, Z., Ming, X., Zhang, B., Li, Z. (2009). *Design of novel bootstrap driver used in high power buck converter*. IEEE 8th International Conference on ASIC, China, 1165-1168.
4. Chauhan, S., Pandey, A. K. (2017). *Simulation of ZVS buck converter for charging application using PSIM simulator*. International Conference on Computation of Power, Energy Information and Communication (ICCPEIC), India, 809-814.
5. Teeula, A. K., Kaboli, S. (2019). *A reliable and fast response buck converter based on interleaved converter*. 27th Iranian Conference on Electrical Engineering (ICEE), Iran, 804-807.
6. Veerachary, M., Misal, S. (2020). *Single-switch semi-quadratic buck converter*. IEEE International Conference on Power Electronics, Smart Grid and Renewable Energy (PESGRE2020), India, 1-6.
7. Taneri, M. C., Genç, N., Mamizadeh, A. (2019). *Analyzing and comparing of variable and constant switching frequency flyback DC-DC converter*. 4th International Conference on Power Electronics and Their Applications (ICPEA), Turkey, 1-5.
8. Dutta, S., Maiti, D., Sil, A. K., Biswas S. K. (2012). *A soft-switched flyback converter with recovery of stored energy in leakage inductance*. IEEE 5th India International Conference on Power Electronics (IICPE), India, 1-5.
9. Dong, M., Tian, X. (2017). *Dual-mode interleaved flyback micro-inverter*. Chinese Automation Congress (CAC), China, 7719-7724.
10. Inaba, C. Y., Konishi, Y., Tanimatsu, H., Ishigami, Y., Nakaoka, M. (2003). *Passive resonant snubber - assisted two - switch flyback converter with auxiliary pulse transformer for energy recovery*. 29th Annual Conference of the IEEE Industrial Electronics Society, United States of America, 55-59.
11. Mohammed, A. A., Nafie, S. M. (2015). *Flyback converter design for low power application*. International Conference on Computing, Control, Networking, Electronics and Embedded Systems Engineering (ICCNEEE), Sudan, 447-450.
12. Mousa, M., Ahmed, M. (2010). *A switched inductor multilevel boost converter*. IEEE International Conference on Power and Energy, Malaysia, 819-823.

13. Liu, S., Liu, J., Mao, H. (2006). *Analysis and design of boost DC-DC converters for intrinsic safety*. CES/IEEE 5th International Power Electronics and Motion Control Conference, China, 1-6.
14. Veeracharay, M. (2017). *Design and analysis of a new quadratic boost converter*. National Power Electronics Conference (NPEC), India, 307-313.
15. Boujelben, N., Masmoudi, F., Djemel, M., Derbel, N. (2017). *Design and comparison of quadratic boost and double cascade boost converters with boost converter*. 14th International Multi-Conference on Systems, Signals & Devices (SSD), Morocco, 245-252.
16. Gheasaryan, S. M., Roshandel, E., Saghaian-Nejad, S. M. S. (2017). *Proposing an interleaved boost converter with novel soft switching approach in photovoltaic applications*. IEEE 4th International Conference on Knowledge-Based Engineering and Innovation (KBEI), Iran, 120-124.
17. Nahar, S., Uddin, M. B. (2018). *Analysis the performance of interleaved boost converter*. 4th International Conference on Electrical Engineering and Information & Communication Technology (iCEEiCT), Bangladesh, 547-551.
18. Hariyadi, T. W., Adriansyah, A. (2020). *Comparison of DC-DC converters boost type in optimizing the use of solar panels*. 2nd International Conference on Broadband Communications, Wireless Sensors and Powering (BCWSP), Indonesia, 189-194.
19. Qiao, H., Zhang, Y., Yao, Y., Wei, L. (2006). *Analysis of buck-boost converters for fuel cell electric vehicles*. IEEE International Conference on Vehicular Electronics and Safety, China, 109-113.
20. Rana, N., Dey, J., Banerjee, S. (2020). *An improved buck-boost converter suitable for PV application*. IEEE Calcutta Conference (CALCON), India, 273-277.
21. Magar, A. V., Kanade, S. G., Kinge A. P. (2018). *Transformerless buck-boost DC-DC converter*. IEEE Global Conference on Wireless Computing and Networking (GCWCN), India, 200-203.
22. Fu, J., Zhang, B., Qiu, D., Xiao, W. (2014). *A novel single-switch cascaded DC-DC converter of boost and buck-boost converters*. 16th European Conference on Power Electronics and Applications, Finland, 1-9.
23. Rakshit, S., Maity, J. (2018). *Fuzzy logic controlled cuk converter*. International Conference on Communication and Signal Processing (ICCSP), India, 771-775.
24. Tuvar, B. B., Ayalani, M. H. (2019). *Analysis of a modified interleaved non-isolated cuk converter with wide range of load variation and reduced ripple content*. 3rd International Conference on Trends in Electronics and Informatics (ICOEI), India, 406-411.
25. Cosetin, M. R., Bitencourt E. A., Bolzan T. E., Silva, M. F., Alonso, J. M., do Prado, R. N. (2013). *Comparison of single stage sepic and integrated sepic-buck converter as off-line led drivers*. Brazilian Power Electronics Conference, Brazil, 1134-1139.

26. Muranda, C., Ozsoy, E., Padmanaban, S., Bhaskar, M. S., Fedak, V., Ramachandaramurthy, V. K. (2017). *Modified SEPIC DC-to-DC boost converter with high output-gain configuration for renewable applications*. IEEE Conference on Energy Conversion (CENCON), Malaysia, 317-322.
27. Habumugisha, D., Chowdhury, S., Chowdhury S. P. (2013). *A DC-DC interleaved forward converter to step – up DC voltage for DC microgrid applications*. IEEE Power & Energy Society General Meeting, Canada, 1-5.
28. Lee, K. W., Choi, S.W., Lee, B. H., Moon, G. W. (2009). *Current boosted active clamp forward converter without output filter*. IEEE Energy Conversion Congress and Exposition, United States of America, 2873-2880.
29. Su, B., Yang, T., Lu, Z., Xu, D. (2009). *Soft-switching dual forward DC/DC converters employing secondary side control*. IEEE Energy Conversion Congress and Exposition, United States of America, 1855-1859.
30. Yongxiang Z., Qianghui, X. (2013). *Study on a novel single-stage PFC based on dual-MOSFET forward converter*. Third International Conference on Intelligent System Design and Engineering Applications, China, 1320-1322.
31. Fathy, K., Lee, H. W., Mishima, T., Nakaoka, M. (2006). *Boost-half bridge single power stage PWM DC-DC converter for small scale fuel cell stack*. IEEE International Power and Energy Conference, Malaysia, 426-431.
32. Wang, S., Zhang, X., Sun, L., Li, H., Wang, Y., Xu, D. (2019). *Analysis and design of half-bridge converter based on CLCL resonance network*. 22nd International Conference on Electrical Machines and Systems (ICEMS), China, 23-26.
33. Ikeda, S., Kurokawa, F. (2017). *Isolated and wide input ranged boost full bridge DC-DC converter with low loss active snubber*. IEEE Energy Conversion Congress and Exposition (ECCE), United States of America, 2213-2218.
34. Kanamarlapudi, V. R. K., Wang, B., Kumar, N. (2018). *A new ZVS full-bridge DC-DC converter for battery charging with reduced losses over full-load range*. *IEEE Transactions on Industry Applications*, 34(1), 571-579.
35. Sakhavati, S., Babaei, E. (2016). *Coupled inductor based boost DC/DC converter*. 7th Power Electronics and Drive Systems Technologies Conference (PEDSTC), Iran, 191-196.
36. Ding, X., Yu, D., Song, Y., Xue, B. (2018). *Switched-coupled inductor DC-DC converters*. IEEE International Conference on Industrial Electronics for Sustainable Energy Systems (IESES), New Zealand, 174-179.
37. Ma, H., Zhang, B., Qiu, D., Han, J., Ma, H. (2014). *A novel high gain DC-DC converter with coupled inductor voltage multiplier*. International Power Electronics and Application Conference and Exposition, China, 16-20.

38. Khosroshahi, A. E., Shotorbani, A. M., Dadashzadeh, H., Farakhor, A., Wang, L. (2019). *A new coupled inductor-based high step-up DC-DC converter for PV applications*. 20th Workshop on Control and Modeling for Power Electronics (COMPEL), Canada, 1-7.
39. Lakshmi, K. R., Dhanasekaran, R. (2016). *Design and analysis of coupled inductor based high step-up DC-DC converter*. International Conference on Advanced Communication Control and Computing Technologies (ICACCCT), India, 827-831.
40. Kumar, A., Wang, Y., Rahguram, M., Pilli, N. K., Singh, S. K., Xuwei, P., Xiong, X. (2019). *Two coupled inductor based high gain DC-DC converters*. IEEE Industry Applications Society Annual Meeting, United States of America, 1-7.
41. Evran, F. (2012). *Yüksek gerilim kazançlı kuplajlı endüktör kullanan z-girişli DA-DA dönüştürücü topolojileri*. Doktora Tezi, Gazi Üniversitesi Fen Bilimleri Enstitüsü, Ankara, 24-44.
42. Evran, F., Aydemir, M. T. (2012). *A coupled-inductor z-source based DC-DC converter with high step-up ratio suitable for photovoltaic applications*. 3rd IEEE International Symposium on Power Electronics for Distributed Generation Systems (PEDG), Denmark, 647-652.
43. Evran, F., Aydemir, M. T. (2014). *Isolated high step-up DC-DC converter with low voltage stress*. *The Institute of Electrical and Electronics Engineers Transactions on Power Electronics*, 29(7), 3591-3603.
44. Demirtaş, M., Akkoyun, N., Akkoyun, E., Çetinbaş, İ. (2019). *The probabilistic prediction of solar energy power production based on time in smart grids*. *Gazi Üniversitesi Fen Bilimleri Dergisi Part C: Tasarım ve Teknoloji*, 7(2), 411-424.
45. Tür, M. R., Yaprakdal, F. (2020). *Investigation of power quality in a system based on renewable energy sources*. *Gazi Üniversitesi Fen Bilimleri Dergisi Part C: Tasarım ve Teknoloji*, 8(3), 572-587.
46. Soheli, S. N., Sarowar, G., Hoque, A., Hasan S. (2018). *Design and analysis of a DC - DC buck boost converter to achieve high efficiency and low voltage gain by using buck boost topology into buck topology*. International Conference on Advancement in Electrical and Electronic Engineering (ICAEEE), Bangladesh, 1-4.
47. Wu, T., Member, S., Chen, Y. (1998). *Modeling PWM DC/DC converters out of basic converter units*. *The Institute of Electrical and Electronics Engineers Transaction on Power Electronics*, 13(5), 870-881.
48. Hendawi, E., Salem M. M. (2016). *A new simple high performance control method for DC-DC converters*. 18th International Middle-East Power Systems Conference (MEPCON), Egypt, 288-292.
49. Pashaei, A., Haque, M. T., Alizadeh, S. (2006). *Control of output voltage of simple DC-DC converters*. IEEE Vehicle Power and Propulsion Conference (VPPC), United Kingdom, 1-5.

50. Zhao, J., Liu, Y., Qu, K., Geng, H. (2013). *Adaptive hysteresis band control for DC-DC buck converter*. IEEE ECCE Asia Downunder - 5th IEEE Annual International Energy Conversion Congress and Exhibition (ECCE), Thailand, 804-809.
51. Das, R., UddinChowdhury, A. (2016). *PI controlled bi-directional DC-DC converter (BDDDC) and highly efficient boost converter for electric vehicles*. 3rd International Conference on Electrical Engineering and Information and Communication Technology (iCEEICT), Bangladesh, 1-5.
52. Kumar, S., Thakura, P. R. (2017). *Closed loop PI control of DC-DC cascode buck-boost converter*. International Conference on Innovations in Information, Embedded and Communication Systems (ICIIECS), India, 1-6.
53. Kurokawa, F., Maeda, Y., Shibata, Y., Maruta, H. (2010). *A novel digital PID controlled DC-DC converter*. International Symposium on Power Electronics, Electrical Drives, Automation and Motion, Italy, 50-53.
54. Inoue, S., Akagi, H. (2007). *Voltage control of a bi-directional isolated DC/DC converter for medium-voltage motor drives*. Fourth Power Conversion Conference-Nagoya, Japan, 1244-1250.
55. Li, H., Ye, X. (2010). *Sliding-mode PID control of DC-DC converter*. 5th IEEE Conference on Industrial Electronics and Applications, Taiwan, 730-734.
56. Jeung, Y. C., Choi, I. C., Lee, D. C. (2016). *Robust voltage control of dual active bridge DC-DC converters using sliding mode control*. IEEE 8th International Power Electronics and Motion Control Conference (IPEMC-ECCE Asia), China, 629-634.
57. Debbat, M. B., Bouziane, H. A., Bouiadjra, R. B. (2015). *Sliding mode control of two level boost DC-DC converter*. 4th International Conference on Electrical Engineering (ICEE), Algeria, 1-5.
58. Fadil, H. E., Giri, F. (2007). *Backstepping based control of PWM DC-DC boost power converters*. IEEE International Symposium on Industrial Electronics, Spain, 395-400.
59. Yi, L. K., Zhao, J., Ma, D. (2007). *Adaptive backstepping sliding mode nonlinear control for buck DC/DC switched power converter*. IEEE International Conference on Control and Automation (ICCA), China, 1198-1201.
60. Ismail, N. F. N, Musirin, I., Baharom, R. Johari, D. (2010). *Fuzzy logic controller on DC/DC boost converter*. IEEE International Conference on Power and Energy, Malaysia, 661-666.
61. Sharma, K., Palwalia, D. K. (2017). *Robust controller design for DC-DC converters using fuzzy logic*. 4th IEEE International Conference on Signal Processing, Computing and Control (ISPCC), India, 477-481,
62. Kurokawa, F., Maruta, H., Ueno, K., Mizoguchi, T., Nakamura, A., Osuga, H. (2010). *A new digital control DC-DC converter with neural network predictor*. IEEE Energy Conversion Congress and Exposition (ECCE), United States of America, 522-526.

63. Kurokawa, F., Maruta, H., Mizoguchi, T., Nakamura, A., Osuga, H. (2009). *A new digital control DC-DC converter with multi-layer neural network predictor*. 8th International Conference on Machine Learning and Applications (ICMLA), United States of America, 638-643.
64. Narasimharaju, B. L., Dubey, S. P., Singh, S. P. (2010). *Voltage mode control of coupled inductor bidirectional DC to DC converter*. IEEE International Conference of Electron Devices and Solid-State Circuits (EDSSC), China, 1-6.
65. Veerachary, M., Pramoda, M. (2008). *Digital PID compensator design for coupled inductor boost converter*. Joint International Conference on Power System Technology and IEEE Power India Conference, India, 1-5.
66. Vaghela, M. A., Mulla, M. A. (2018). *Peak current mode control of coupled inductor based high step-up gain boost converter*. 8th IEEE India International Conference on Power Electronics (IICPE), India, 1-6.
67. Carrero, N., Batlle, C., Fossas, E. (2014). *Experimental evaluation of a cascade sliding mode-PI controller for a coupled-inductor boost converter*. 13th International Workshop on Variable Structure Systems (VSS), France, 1-6.
68. Carrero, N., Batlle, C., Fossas, E. (2013). *Cascade sliding mode-PID controller for a coupled-inductor boost converter*. 52nd IEEE Conference on Decision and Control, Italy, 3653-3658.
69. Mechernene, A., Alaoui, L. C., Zerikat, M., Benharir, N., Benderradji, H. (2013). *VGPI controller for high performance speed tracking of induction motor drive*. 3rd International Conference on Systems and Control (ICSC), Algeria, 472-477.
70. Prasad, P. H. K., Rao, M. V. G. (2011). Control of DC-DC converters. *International Journal of Electrical Engineering*, 4(1), 131-141.
71. Vangari, A., Haribabu, D., Sakamiri, J. N. (2015). *Modeling and control of DC/DC boost converter using k-factor control for MPPT of solar PV system*. International Conference on Energy Economics and Environment - 1st IEEE Uttar Pradesh Section Conference (UPCON-ICEEE), India, 1-6.
72. Mohan, N., Undeland, T. M., Robbins, W. P. (2003). *Power electronics converters, applications, and design* (Third Edition). United States of America: John Wiley&Sons Inc., 322-341.
73. Liu, J., Hu, J., Xu, L. (2007). Dynamic modeling and analysis of z source converter—derivation of AC small signal model and design-oriented analysis. *The Institute of Electrical and Electronics Engineers Transactions on Power Electronics*, 22(5), 1786-1796.
74. D'amico, M. B., Gonzalez, S. A. (2017). *A Small-signal averaged model of a coupled-inductor boost converter*. IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), Argentina, 1-4.
75. D'amico, M. B., Gonzalez, S. A. (2019). Modelling and dynamical analysis of a DC–DC converter with coupled inductors. *Electrical Engineering*, 101, 67-80.

76. Das, M., Agarwal, A. (2015). *Generalized small signal modeling of coupled inductor based high gain, high efficiency DC-DC converters*. IEEE Applied Power Electronics Conference and Exposition (APEC), United States of America, 2691-2695.
77. Das, M., Agarwal, A. (2017). Generalized small signal modeling of coupled-inductor-based high-gain high-efficiency DC–DC converters. *The Institute of Electrical and Electronics Engineers Transactions on Industry Applications*, 53(3), 2257-2270.
78. Garg, M. M., Hote, Y. V., Pathak, M. K. (2012). *Leverrier's algorithm based modeling of higher-order DC-DC converters*. IEEE 5th India International Conference on Power Electronics (IICPE), India, 1-6.
79. Keel, L. H., Bhattacharyya, S. P. (2009). *On computing the inverse of a rational matrix*. Proceedings of the 48th IEEE Conference on Decision and Control (CDC) held jointly with 2009 28th Chinese Control Conference, China, 140-144.
80. Young, C. S., Oun, L., Woo, M. G. (2012). *Graphical small-signal modeling based on the inductor waveform*. 38th Annual Conference on IEEE Industrial Electronics Society, Canada, 1301-1305.
81. Jing, L., Xiaobin, Y., Peiyun, F. (2011). *Improved small signal modeling and analysis of the PI controlled boost converter*. International Conference on Electronics, Communications and Control (ICECC), China, 3763-3767.
82. Choe, G. Y., Kim, J. S., Lee, B. K., Won, C. Y., Kim, J. S., Shim, J. S. (2009). *Design of photovoltaic generation system using PLECS*. 31st International Telecommunications Energy Conference, South Korea, 4-7.
83. Muhamad, N. D., Sahid, M. R., Yatim, A. H. M., Idris, N. R. N., Ayob, M. S. (2005). *Design of power stage and controller for DC-DC Converter systems using PSPICE*. International Conference on Power Electronics and Drives Systems, Malaysia, 903-908.
84. İnternet: Plects User Manual, Version 4.5. URL:
<https://www.plexim.com/sites/default/files/plecsmanual.pdf>. Son Eriřim Tarihi:
 26.02.2021.





GAZİ GELECEKTİR...