Parametre saçılımı ve yaşlanmaya karşı analog devre tasarım otomasyonu

Mikron-altı teknolojilerinde önemli artış gösteren parametre saçılımı ve yaşlanma olayları nedeniyle CMOS devrelerin güvenilirliği başlıca bir tartışma konusu haline gelmiştir. Sonuç olarak, geleneksel analog devre sentezleyiciler gerek hemen üretim sonrası gerekse belli bir çalışma zamanı sonrası belirli bir verim vaad edemez hale geldiler. Dolayısıyla, analog devre sentezleyiciler güvenilirliliği de hesaba katan daha yetkin araçlarla değiştirildi. Parametre saçılımına karşı analog devre tasarım otomasyonu konusu yıllardır çalışılmakta olup, literatürde çeşitli yöntemler önerilmiştir. Diğer taraftan, bildiğimiz kadarıyla, devrelerin yaşam süresini eniyileme sırasında hesaba katan herhangi bir araç bulunmamaktadır. Bununla birlikte, yaşlanma modellemesi ve benzetimleri eksikliklerinin yol açtığı yaşlanma analizi problemleri nedeniyle yaşam süresi duyarlı devre eniyilemesi çeşitli sorunlara sahiptir. Dahası, her iki araç da etkinlik ve doğruluk arasındaki zorlu ödünleşimden mustariptir. Yeniden yapılandırabilir devre tasarımı yaşlanmaya karşı analog devre tasarım yollarından bir diğeridir. Fakat, böyle karmaşık bir sistemin el yordamıyla tasarlanması oldukça zaman alıcıdır. Her ne kadar yeniden yapılandırabilir devreler yıllardır çalışılan bir konu olsa da, literatürde tasarım sürecini otomatize edecek herhangi bir girişim mevcut değildir. Bahsedilen bu problemler göz önüne alınarak, bu çalışma bu problemlerin hepsine güvenilirlik duyarlı analog devre tasarım başlığı altında değinmekte, konuların hepsini ayrı ayrı tartışmakta ve yalnızca varolan değil daha önce hiç değinilmemiş problemler için yeni çözümler sunmaktadır.