Hardware implementation of fano decoder for polarization-adjusted convolutional (PAC) codes

Kutupsal ve polarizasyon ayarlı evrişimli (PAC) kodlar, optimuma yakın performans elde ettiği gösterilmiş olan hata düzeltme kodlarının yeni bir sınıfıdır. PAC kodları, kanal polarizasyonu ve evrişimli kodlamadan gelen fikirleri birleştirerek, kısa blok uzunluklarında bilgi teorik sınırlarına yakın bir performans elde eden genel bir kodlama dönüşümü oluşturur. Bu tezde, PAC kodlarının Fano algoritması ile çözülmesi için bir donanım uygulama mimarisi öneriyoruz. İlk olarak, PAC kodlarını çözmek için Fano algoritmasının donanım uygulamasına uygun olan yeni bir çeşidini tanıtıyoruz. Ardından, önerilen PAC Fano kod çözücünün alt bloklarının donanım şemalarını sağlamakla birlikte donanım karmaşıklığı ve yayılma gecikmesinin tahminini de sunuyoruz. Ayrıca, herhangi bir depolama öğesi veya karşılaştırıcı gerektirmeden mevcut ve önceki dal metrik değerlerini çevrimiçi olarak hesaplayabilen PAC kodlarının sıralı kodunun çözülmesi için yeni bir dal metrik birimi tanıtıyoruz. Önerilen kod çözücünün FPGA üzerinde hata düzeltme performansını ve ASIC donanım özelliklerini TSMC 28 nm 0.72 V kitaplığı ile değerlendiriyoruz. Blok uzunluğu 128 bit ve mesaj uzunluğu 64 bit olan bir kod için, önerilen kod çözücünün 500 MHz saat hızı ve 3.5 dB sinyal-gürültü oranında 3.85 mW güç tüketimi ile yaklaşık 38.1 Mb/s bilgi çıkışı elde edebileceğini gösteriyoruz.