Yan kanal saldırılarına dayanıklı, düşük güç tüketen aes uygulaması

Dünyadaki insanların birbirleriyle artan miktarda iletişim kurmalarıyla birbirleri arasında bilgi miktarı devasa olmaktadır. Ne yazık ki bu devasa bilgi ağı zararlı saldırılara açıktır. Şifreleme yüzyıllardır bu saldırılara karşı kullanılan güçlü bir araç olmaktadır. Şifreleme için kullanılan pek çok algoritma içinde en popüler olanlardan biri de AES'dir. AES yaklaşık 20 yıldır dünyadaki birçok kurum tarafından gizli ve gizli olmayan bilgileri korumak için kullanılmaktadır. Düşük güç tüketen ve güvenli uygulama eğilimi doğrultusunda bu tezin temel amacı düşük güç tüketen ve yan-kanal saldırılarına dayanıklı bir AES uygulaması göstermektir. RTL seviyesinde anlık olarak kullanılmayan register'ların sabit tutulması sağlanarak güç tüketimi düşürülmektedir. Bunun yanında ASIC prosesleri içinden LP kullanmak, clock-gating kullanmak ve yüksek eşik gerilimine sahip standart hücreler tercih etmek daha fazla güç tasarrufu sağlamaktadır. Yan-kanal saldırılarına dayanıklılık için karıştırma ve boru hattı kullanılmaktadır. Karıştırma işlenen veriyi değiştirerek işlenen veri ile güç tüketimi arasındaki ilişkiyi gizlemektedir. Buna karşın, boru hattı farklı girdilerden kaynaklanan güç tüketimlerini birbirleriyle karıştırmaktadır. Farkı AES uygulaması versiyonları FPGA ve TSMC 65 nm ASIC akışlarından geçirilerek birbirleriyle karşılaştırılmaktadır. Güç izlerinin toplanmasından sonra ChipWhisperer programına sokularak yan-kanal saldırılarına dayanıklılık değerlendirilmektedir. Karıştırma ve boru hattının saldırılara dayanıklılığı arttırması, binlerce rassal girdiden kaynaklanan güç izleriyle şifreleme anahtarının parçalarının tahmin edilmesiyle ispatlanmıştır. Saldırı dayanıklılığının artmasına karşın artan alan ve güç tüketimi bilgileri tespit edilmektedir.