Düşük güç tüketimli sürekli zaman sigma delta modülator ve örnek seyreltme süzgeci tasarımı

Sigma Delta analog sayısal çevirici, yüksek çözünürlüğün ihtiyaç duyulduğu alanlarda kullanılmaktadır. Ses uygulamaları da bu alanların başında gelir. Yüksek çözünürlük ile birlikte, analog sayısal çeviricilerin güç tüketimini azaltmakta çok önemli bir tasarım önceliğidir. Sigma Delta analog sayısal çevirici iki ana bloktan oluşur: analog modülatör ve sayısal seyreltme süzgeci. Modülatör aşırı örnekleme ve gürültü şekillendirme işlemlerini kullanarak, gürültüyü yüksek frekanslara atarken, alçak geçiren seyreltme filtresi de örnekleme miktarını düşürür ve aşırı örnekleme sonucu oluşan gereksiz bilginin atılmasını sağlar. Düşük güç tüketimli analog sayısal çevirici tasarımı temel alındığında, çalışamalar genellikle analog kısım üzerine yoğunlaşmaktadır. Sayısal seyreltme süzgeci kısmı da analog kısım kadar güç harcayabilmektedir. Bu tezde, hem düşük güç tüketimli ses frekanslarında çalışan sürekli zaman Sigma Delta modülatör hemde ayrık zamanlı ses frekanslarında çalışan Sigma Delta modulator için seyreltme süzgeci tasarımları yapılmıştır. 2. derece aşırı örnekleme miktarı 128 olan ayrık zamanlı Sigma Delta modülatörünün öncelikle MATLAB programı üzerinde tasarımı yapılmış daha sonar ise Mentor Graphics programında 0.18 µm CMOS teknolojisi kullanılarak şematik olarak gerçeklenmiştir. Basit ve kolay tasarlanabilecek bir yapı tercih edilmiştir. Gücün büyük bir kısmı toplayıcıyı oluşturan işlemsel kuvvetlendiricilerde harcandığı için, düşük tüketimli işlemsel kuvvetlendiriciler tasarlanmıştır. İçerisinde teleskopik kaskod işlemsel kuvvetlendirici barındıran gm-C tipi toplayıcılar kullanılmıştır. Modülatörün güç tüketimi 9.82 µW olarak bulunmuştur. Seyreltme süzgecinin, ayrık zamanlı ses frekanslarında çalışan Sigma Delta modülatör için tasarlanmıştır. Modülatörün aşırı örnekleme miktarı 32, sinyal bant genişliği 25 kHz ve örnekleme miktarı 1.6 MHz'dir. Tasarımdaki öncelikli amaç sayısal seyreltme süzgecinin güç tüketimini analog mdulatörünkinden daha düşük seviyelere düşürmektir. Alandan ve güçten tasarruf sağlamak için çok katlı süzgeç yapısı tercih edilmiştir. 3 katlı yapının birinci katında CIC süzgeç, ikinci ve üçünçü katında ise sırasıyla Yarı-Bant ve Sonlu Dürtü Yanıtlı (FIR) süzgeç bulunmaktadır. Geleneksel yapısının aksine CIC süzgeç tasarımında da 3 katlı yapı kullannılmıştır ve tekrarlı olmayan yapıya dönüştürülmüştür; bu sayede FIR tipinde süzgeç elde edilmiştir. Yarı-Bant Süzgeç katsayıları Parks McCellan algoritması kullanan MATLAB FDAtool aracılığı ile üretilmiştir. FIR Süzgeç katsayıları da GAM algoritması ile elde edilmiştir. GAM algoritması katsayılardaki işaretli ikinin kuvvetleri terimlerini kelime uzunluklarını olabildiğince kısa tutarak azaltır. Yukarıdakilere ek olarak, bir kısım düşük güç tüketimli sayısal tasarım teknikleri uygulanarak, düşük güç tüketimine sahip Örnek Seyreltme Süzgeci elde edilmiştir. Süzgeçler MATLAB Simulink programı ile tasarlanmış, Verilog HDL ile gerçeklenmiş ve Synopsys DC programında 0.18 µm CMOS teknolojisi kullanılarak sentezlenmiştir. 1.8 V besleme geriliminde Örnek Seyreltme Süzgecinin güç tüketimi 7.24 µW olarak ölçülmüştür. Bu değer ayrık zamanlı Sigma Delta analog modülatörün güç tüketiminin yalnızca yalnızca yarısı kadardır.