Analog tasarım otomasyonu için özgün tasarım yöntemleri

Fabrikasyon süreçlerindeki gelişmeler mikron altı cihazların kullanımına olanak sağlamış, böylece milyarlarca transistörün birleştirilmesi gerçekleşmiştir. Fakat, hem devre hem de silikon karmaşıklığı giderek artmaktadır çünkü süreç değişimlerinin etkisi mikron altı teknolojilerde çok fazladır. Bu nedenle, tasarım otomasyonu araçları devre performanslarını karşılayacak ve tasarım süresini kısaltacakşekilde gelişmektedir. Bu amacı gerçekleştirmek üzere bu tezde, analog devreler için benzetim temelli eniyileme algoritmaları geliştirilmiş ve uygulanmıştır. Gürbüz devreler tasarlamak için, verim yeni bir tasarım amacı olarak tanımlanmış ve eniyileme esnasında arttırılması amaçlanmıştır. Daha etkili verim hesabı yapabilmek için Quasi-Monte Carlo (QMC) yöntemiden eniyileme sırasında faydalanılmıştır. Fakat bu yöntemde kararlı sayı dizileri kullanılmasından ötürü verimin varyansı elde edilememektedir, dolasıyıla tahmin hatasının sınırları hesaplanamamaktadır. Tahmin edilen verimin güvenilir aralığını elde etmek için karıştırılmış QMC ve standart QMC yöntemleri birleştirilmiştir. Dolayısıyla, melez bir yöntem önerilmiştir. Bu yöntemde önce standart QMC ile verim tahmini yapılmış, daha sonra karmaşık QMC yönteminden faydalanılarak varyans ve güvenilir aralık hesaplanmıştır. Değişim farkındalı araçlara bir ek olarak, benzetim tabanlı devreölçeklendirme aracı ileşablon tabanlı serim üretim aracı birleştirilerek, serim farkındalı tasarım aracı geliştirilmiş ve önerilmiştir. Serim nedenli devre parazitikleri otomatik olarakçıkartılmış ve eniyileme sırasında kullanılmıştır. Parazitik çıkartmak için gereken süreyi kısaltmak için iki aşamalı bir yöntem geliştirilmiştir. Son olarak eniyileme sonunda elde edilen devrelerin VLSI tasarımları yapılarak, geliştirilen algoritmaların etkililiği gösterilmiştir.