Estimation of receiver sampling clock timing impurity impact on channel orthogonality in ofdm based communication systems

Yüksek hızlı kablosuz haberleşme sistemlerine artan talep ve ihtiyaç haberleşme mühendislerini daha fazla bant genişliğinin bulunduğu yüksek frekanslarda haberleşme sistemleri tasarlayıp yapmaya, daha karmaşık modülasyon şemaları kullanmaya ve frekans çoklamalı sistemlerde bilgi barındıran taşıyıcıların frekanslarını birbirlerine daha yakın koymaya zorlamıştır. Bu yeni tasarım gereksinimleri almaç ve göndermeçlerdeki osilatör ve zamanlama elemanları üzerine yeni performans kısıtlamaları getirmiştir. Bu çalışmada Ortogonal Frekans Çoklamalı (OFDM) temelli haberleşme sistemlerindeki almaçların Analog Dijital Çeviricilerinin (ADC) örnekleme zamanlarındaki titreşmelerin OFDM temelli haberleşme sistemlerine etkileri incelenmistir. Bu inceleme sayesinde bahsedilen bu etkilerin büyüklükleri belirlenerek OFDM almaç devrelerinde yapılan aşırı sıkı tasarımlar engellenebilir. Bu etkilerin belirlenmesi için öncelikle belirli tayf yoğunluk karakteristiklerine sahip örnekleme zamanlaması titreşme sinyallerini sentezleyebilen bir program hazırlanmıştır. Bu programın çıktı sinyalleri çesitli OFDM sistemlerini simüle edebilen bir programın almaç örnekleme saatinde kullanılarak bu titreşmelerin kanal ortogonalitesine olan etkileri ve yarattıkları Taşıyıcılar Arası Enteferans (ICI) seviyeleri simülasyonlarla belirlenmiştir. Belirlenen bu seviyeler temel alınarak OFDM almaç ADC tasarımında kullanılabilecek öneriler sunulmuştur.