FPGA mimarileri araştırması ve düşük alanlı bir FPGA mimarisinin RTL2GDSII tasarımı

Artan tasarım karmaşıklığı ve maliyeti, tasarımcıları çip fabrikasyon maliyetlerini amortize etmek için System on Chip (SoC) tasarımlarında müstakil yeniden programlanabilir yapılar kullanmaya yönlendirdi. Gömülü FPGAler (eFPGA) bu zorluğun üstesinden gelmek için ortaya çıkan çözümlerden biridir. Ancak yeni bir FPGA oluştu- rurken devre tasarımı, layout ve doğrulaması için önemli bir efor gerekir. Ticari bir FPGA'in tanımından tape-out'una kadar gereken süre tecrübeli büyük bir ekibin yaklaşık 1 yılıdır. Bu engellerin üstesinden gelmek için araştırmacılar, FPGA yapılarını Verilog netlisti olarak modelleyerek ve ASIC tasarım toollarını kullanarak otomatik metodolojiler geliştirdiler. Tasarım sürecini otomatikleştirmek, SoC'lerde eFPGA'leri gerçekleme süresini azaltırken aynı zamanda mimari araştırmaları geliştirecektir. Bu amaçla, FPGA mimarileri için otomatikleştirilmiş prototipleme sağlayan açık kaynaklı bir toolset olan OpenFPGA geliştirildi. Çeşitli tasarım amaçlarını gerçeklemek için OpenFPGA, VTR ve Yosys gibi popüler açık kaynaklı EDA toollarını kendi özel tool'ları ile entegre etmektedir. Bu çalışmada, Türkiye'nin yerli 250nm CMOS teknolojisiyle OpenFPGA kullanarak bir FPGA tasarladık ve böyle bir FPGA'in mimari seçimi, devre tasarımı, layout ve doğrulanmasında karşılaşılan süreçleri detaylıca inceledik. Tam otomatik tasarım ile bazı custom tasarım eforları arasında denge kurarak alanı ve hızı optimize etmeye odaklandık.