Rastgele sayı üreteçlerinin donanımsal olarak gerçekleştirilmesi

Bu tez çalışmasında, simetrik şifreleme algoritmalarından olan Trivium algoritmasının Alanda Programlanabilir Kapı Dizileri (FPGA - Field Programmable Gate Array) kullanılarak gerçekleştirilmesi incelenmiştir. Rastgele sayı üretimi ve şifreleme kavramları hakkında kısa bilgiler verildikten sonra öncelikle akış şifrelerin tasarım yapıları irdelenmiştir. Trivium algoritmasının gerçekleştirilmesi sürecinde VHDL (Very High Speed Integrated Curcuit Hardware Description Language) programlama dilinde simülasyon sonuçları elde edilerek 80 bitlik anahtar girdisi sonucu 128 bitlik rastgele sayı üretilmiştir. Daha sonra test kriterleri incelenerek üretilen 128 bitlik rastgele değerler kriterlere tabi tutulmuştur. Son aşamada ise üretilen bu rastgele sayı değerleri FPGA' da donanımsal olarak gerçekleştirilmiş ve elde edilen test sonuçları tartışılmıştır.