Boosting performance of hls optimization for soc based hardware accelerators

Yeni nesil, geniş kapsamlı hesaplama algorithmaları yüksek miktarda hesaplama gücüne ihtiyaç duyar. Bu artan ihtiyaca uyum sağlamak için, ısınma ve güç tüketimi gibi problemleri olan CPU veya GPU tabanlı platformlar kullanmanın yanısıra FPGA tabanlı SoC platformları kullanmak da bir seçenek olabilir. Fakat, geleneksel FPGA tasarım yöntemleri ortalama bir yazılım mühendisi için zaman alıcı ve zordur. Yüksek seviye programlama (HLS), FPGA tabanlı sistemleri geliştirirken, donanım mühendisi ihtiyacını ortadan kaldırararak, C-tabanlı dillerin kullanılmasına olanak sağlayan yeni bir yaklaşımdır. Ticari HLS araçları döngü çekirdekleri için otomatik olarak uygulanan veya kullanıcı kontrolünde olan bir dizi optimizasyon yöntemi sunar. Fakat, sunulan optimizasyon yöntemleri sadece komut seviyesinde ardışıklık sağlar ve döngü giriş ve çıkışlarındaki zaman kaybını azaltır. HLS araçlarının bu sınırlı yaklaşımı, HLS aracının kullanımından önce giriş koduna bir takım işlemler uygulanarak genişletilebilir. Bu tez çalışmasında, polyhedral model tabanlı analiz ve optimizasyon yöntemleri kullanılarak iç içe geçmiş döngülere paralellenebilme yetisi kazandırılmış ve HLS aracının giriş koduna uygulanmıştır. Bu yaklaşımın nasıl uygulandığını göstermek için Xilinx firmasının ZYNQ SoC FPGA platformu ve Vivado Design Suite tasarım aracı kullanılmıştır.