FPGA üzerinde Euler algoritması kullanarak Van der Pol osilatörünün 32-bit IEEE 754-1985 ve IQ-Math sayı standartlarına göre tasarımı ve gerçeklenmesi

Son yıllarda kaos veya kaotik mühendislik uygulamaları mühendisliğin bir çok alanında yaygın bir şekilde uygulanabilirliğini göstermiştir. Literatürde, kaotik mühendislik çalışmalarının en önemli yapılarından biri de kaos sinyal üretecidir. Kaotik işaret üretecinin çalışma frekansı ve diğer özellikleri kaotik mühendislik uygulamalarında oldukça önemlidir. Literatürde farklı dinamik özelliklere sahip 2-boyutlu, 3- boyutlu, 4- boyutlu ve 5- boyutlu gibi pek çok kaotik sistem önerilmektedir. Kullanılan veya tasarlanan platforma göre tercih edilecek kaotik sistem çeşitlilik göstermektedir. Bu tez çalışmasında, gerçek zamanlı kaos uygulamaları için kaotik Van der Pol sistemi FPGA yongasında çalışmak üzere tasarlanmıştır. Sunulan çalışmada, kaotik Van der Pol sistemi, Matlab üzerinde Euler algoritması ODE (Adi Diferansiyel Denklem) çözücüsü kullanılarak sayısal olarak modellenmiştir. Matlab üzerinde tasarlanan kaotik Van der Pol osilatörünün sayısal yapısı gerçek zamanlı FPGA yongası üzerindeki kaotik Van der Pol osilatör ünitesi tasarımı için referans olarak alınmıştır. Kaotik Van der Pol sistemi, 32 bit IEEE-754-1985 kayan nokta sayı standardı ve 32-bit (16I-16Q) IQ-Math sabit noktalı sayı standardı kullanılarak Çok Yüksek Hızlı Entegre Devreler Donanım Tanımlama Dili (VHDL) ile kodlanmıştır. Tasarlanan kaotik Van der Pol sistemi, Xilinx ISE Project Navigator programında sentezlenmiş ve Xilinx VIRTEX-6 yonga ailesi, XC6VLX75T cihazı, FF784 paketi üzerinde gerçeklenmiştir. FPGA tabanlı kaotik Van der Pol osilatör ünitesinin 32-bit IQ-Math sayı standardına göre çalışma frekansı 498,728 MHz ve 32-bit IEEE 754-1985 sayı standardına göre Van der Pol osilatör ünitesinin Place ve Route işlemlerinden elde edilen maksimum çalışma frekansı 483,074 MHz'dir. Dolayısıyla Euler algoritması kullanılarak FPGA üzerinde tasarımı yapılan 32 bit IQ-Math sabit noktalı sayı standardı tabanlı Van Der Pol osilatörü ünitesi, 32 bit IEEE-754-1985 kayan nokta sayı standardı tabanlı Van Der Pol osilatör ünitesine göre daha yüksek çalışma frekansı ve daha düşük kaynak kullanımı sağlamıştır. Çalışmada ek olarak, FPGA tabanlı Van der Pol osilatörünün IEEE 754-1985 sayı standardına ve 32-bit IQ-Math sayı standardına göre tasarımlarından elde edilen yonga istatistikleri de sunulmuştur.