An FPGA implementation of successive cancellation list decoding for polar codes

Kutupsal kodların ayrık hafızasız kanallarda asimtotik olarak kanal kapasitesine sıralı elemeli (SC) kodçözücü ile eriştiği kanıtlanmıştır. SC düşük karmaşıklı bri algoritmadır ve bu algoritma ile yüksek blok uzunluğunda kodlar kullanılmadığı taktirde azami ihtimaliyet tahmini (ML) performansı elde edilmez. SC algoritması, böl ve fethet yöntemini kullanarak ve derinlik öncelikli arama yaparak karar verir. SC algoritması ile liste yapısı (SCL) birlikte kullanılarak ML performansına yaklaşılır. SCL algoritması açgözlü demet araması yapar. Ancak, kutupsal kodların olası kod sözcüklerinin en yakın hamming uzaklığı ve dolayısıyla ML performansı yeterince iyi değildir. Bu durumun üstesinden gelmek için döngüsel artıklık denetimi ile SCL algoritması (CRC-SCL) birleştirilir. Bu sayede, kutupsal kodlar güncel haberleşme sistemlerinde kullanılan kodlar ile rekabet eder hale gelir. Biz bu tezde, yüksek karmaşıklıklı ve yavaş çalısan CRC-SCL ile düşük karmaşıklıklı ve hızlı çalışan SC algoritmalarını FPGA uygulaması ile birlikte kullanarak performans ve karmaşıklık arasında ödünleşim sağlıyoruz.