Fpga tabanlı fır filtre tasarımı

Bu tez çalışmasında FPGA (Alanda Programlanabilir Kapı Dizileri) kullanılarak bir sayısal filtre tasarımına yönelik bir yaklaşım sunulmuştur. İlk uygulamada FPGA'da bir yazılım dili olan Verilog kullanılarak sayısal bir filtre tasarlanmıştır. İkinci uygulamada ise aynı filtre Matlab Simulink ile uyumlu çalışan XSG (Xilinx System Generator) kullanılarak tasarlanmıştır. Daha sonra tasarlanan filtrelerin girişlerine EEG (Elektroensefalografi) sinyali uygulanmış ve sonuçlar incelenmiştir. Çalışma sonucunda FPGA'da tasarlanan sayısal filtreler FPGA yapısının hızı, kapladığı alanı, kaynak kullanımı ve kullandığı flip flop sayısı bakımından karşılaştırılmıştır. Yapılan bu çalışma sonucunda XSG kullanılarak tasarlanan filtrenin daha az kaynak kullandığı gözlemlenmiştir.