Sıkıştırıcı algılama ile sinyal geri çatımının FPGA üzerinde gerçekleştirilmesi

Sıkıştırıcı algılama (SA), Nyquist-Shannon örnekleme teorisinin belirttiğinden daha az sayıda örnek kullanılarak sinyal elde edilmesine ve bu örneklerden geri çatılmasına olanak tanıyan, sinyal işleme alanında öne çıkan yöntemlerden biridir. Doğru bir şekilde sinyal geri çatımı için iki temel şart belirtilmiştir; alt-örneklenen sinyalin seyrekliği ve algılama yapısının rastgele olması. Çoğu sinyalin belirli bir etki alanında seyreklik özelliği göstermesi nedeniyle, gerçek zamanlı sinyalleri içeren uygulamalar SA yönteminden büyük ölçüde faydalanmaktadır. Orjinal sinyali yeniden elde edebilmek için karmaşık geri çatma algoritmalarına ihtiyaç duyması bu yöntemin dezavantajlarından biridir. Yazılım uygulamalarının gerçek zamanlı sinyal işleme sistemleri için yetersiz kalması, donanım hızlandırıcılarının bu iş için kullanılmasını gerekli kılmıştır. Bu tezde, Dik Eşleştirme Arayış (DEA) algoritmasını gerçekleştiren özgün bir donanım mimarisi önerilmiştir. Önerilen mimari; farklı problem boyutlarına, amaçlanan uygulamaya ve hedef alınan FPGA'ya bağlı olarak uyarlanabilecek şekilde ölçeklenebilir olarak tasarlanmıştır. Gerçekleştirilen donanım bir FPGA üzerinde sentezlenmiş ve performansı değerlendirilmiştir. Deneysel sonuçlar; önerilen tasarımın yüksek seyreklikteki sinyaller için literatürdeki mevcut çalışmalara göre daha hızlı geri çatma sürelerine ulaştığını göstermiştir.