Memristör modeli elde etme ve gerçek cihazların analog eşik altı devrelerde kullanımı

Memristörün nöronlar arasındaki iletimi sağlayan sinapsları modelleyebileceği ve bu özelliğini kullanarak yapay nöral ağlar kurulabileceği anlaşılmıştır. Donanımsal olarak kurulması bir hayli zor olan nöral yapay ağların, memristörlerin kullanılmasıyla donanımsal şekilde uygulanması kolaylaşır. Aynı zamanda transistörlerin sağladığı anahtarlama özelliğini sağlayabilmesi, daha az yer kaplaması ve daha düşük enerji ile çalışması sayesinde transistörlerin anahtarlama özelliği ile yer aldığı devrelerde kullanılabileceği öngörülmüştür. Bundan dolayı nöromorfik mühendislik açısından memristörler önemli bir konuma gelmiştir. Memristörün kullanılabileceği biyo-esinli devrelerden biri de Nakada v.d. tarafından ortaya konan CPG devresidir. Bu devre normalde hayvanların beyninde nörolojik olarak bulunan ve yürüme, koşma, nefes alma gibi ritmik hareketlerin sinyallerini üreten merkezi patern oluşturucu devresidir. Bu devrede transistörler eşik altı bölgede çalışırlar ve az enerji tüketirler. Köymen tarafından bu devrede memristörlerin kullanılmasının faydaları ortaya konmuştur. Au/TiO2/TiO2-x/Au ve Pt/TiO2/TiO2-x/Pt yapılarındaki iki farklı üretimi tamamlanmış memristörlerden ölçümler alınmıştır ve bu sonuçlar incelenmiştir. Üretilen cihazların devrelerde kullanabilmesi için isabetli simülasyonlar gerekir ve isabetli simülasyonlar için de üretilen cihazların iyi modellenmesi gerekir. Bu tez çalışmasında üretilen cihazların, eğri uydurma, fenomenolojik modelleme, parametrik analiz ve benzer davranış sergilemesi açısından Saludes-Tapia v.d. tarafından ortaya konan yarı statik memdiyot (QMM) modelinin denklemlerinden faydalanılarak, SPICE ve Verilog-A modelleri elde edilmiştir. Ardından bu modellerin devre içindeki kullanımları araştırılmıştır. Devrenin özelliğine göre seri veya paralel bağlanmalarının asıl etkiler göstereceği incelenmiştir. CPG ve CPG'nin içinde bulunan HCO devrelerinde kullanılmış ve etkileri incelenmiştir. Devrelerin memristörlü simülasyonları yapıldıktan sonra üretilmek için devrelerin layoutları yapılmıştır ve bu layoutların daha da küçük bir alana sığması için optimizasyon çalışması yapılmıştır ve bu devrelerin küçültülebileceği ortaya koyulmuştur.