Yeni maksimum ortaklama devreleriyle evrişimli sinir ağı tasarımı

Bu tezde gelişkin Evrişimli Sinir Ağı (ESA) mimarilerinin önemli bir işlem bloğu olan maksimum ortaklama ünite tasarımları sunulmuştur. Maksimum ortaklama katmanı ESA tasarımlarının kritik gecikme yolunda olup, boru hatlı bir tümleşik devrenin ana çevrim hızını etki edebilecek önemdedir. Önerilen tasarımların toplam çerçeve işleme süreleri Standart Tasarıma göre çok daha kısadır. Önerilen tasarımlar farklı boru hatlı yapılara entegre edilebilecektir. Tasarımlar VHDL ile modellenmiş ve güncel bir FPGA platformu üzerinde sentezlenmiştir. Sentez sonuçları, önerilen tasarımların en hızlısının Standart Tasarımla karşılaştırıldığında 128x128'lik bir çerçeveyi yaklaşık 8.1 kat daha hızlı işlediğini göstermiştir. Bu tezde ayrıca sunulan ilk maksimum ortaklama devresi tam fonksiyonel boru hatlı bir ESA donanım tasarımına entegre edilmiştir. Mevcut tasarım altı katmandan meydana gelmektedir. Uygulamanın ana amacı performans verimliliğine sahip basit bir tasarım oluşturmaktır. Bu amaç doğrultusunda ESA basit tutulmuş ve hızı artırmak için işlenen görüntüler iki eşit parçaya ayrılarak aynı anda iki veri yolu ile işlenir. ESA tasarımı standart tasarıma göre gecikmeyi azaltmıştır. Ayrıca, tasarım orta boyutlu bir FPGA platformu üzerinde gerçeklenmiştir.