FPGA kullanarak haberleşme sayısal işaretlerinin süzülmesi

Günlük ihtiyaçlarda kullanılan cihazlardan, yüksek teknoloji araştırmalarına kadar geniş bir yelpazede kullanılan sayısal sistemlerin temel elemanı entegre devrelerdir. Değişik amaçlar için kullanılan ve farklı tipleri bulunan bu entegre devrelerin, bilinen birden fazla tasarım ve üretim teknolojileri vardır.FPGA sayısal tasarımda entegre devrelerin üretimi için farklı bir yol sunan yeni bir teknolojidir. Dünyada FPGA üreten bir kaç şirket bulunmaktadır ve bu FPGA'ların ortak noktası belirli yazılım standartlarına sahip Verilog ve VHDL olarak bilinen donanım tabanlı komut dilleridir. Bu tezde sayısal sinyallerin VHDL kullanılarak oluşturulan entegre devre ile süzülmesi anlatılmaktadır.VHDL kullanılarak sayısal süzme için tasarlanan entegre kısmına ilaveten verilerin iletiminde rol oynayan ardışık alıcı, ardışık gönderici, erteleme gibi işlemlere yarayan çevresel modüller de VHDL kullanılarak oluşturulmuş ve algoritmaları anlatılmıştır.Haberleşme sayısal işaretlerinin FPGA içinde süzülmesi için seri haberleşme modülleri aracılığıyla veri gönderilmiş ve alınmıştır. Süzme için belirli örnekleme frekansına ve bit genişliğine sahip ses dosyaları kullanılmıştır.Ayrıca tasarımda kullanılan VHDL komutlarının mantık haritaları, sayısal süzgeç tasarımı, modül instantiation, değişik süzme mimarilerinin birbirinden farkları ve tasarım boyunda izlenen yol, açıklamalarla birlikte sonuçlar kıyaslanarak yorumlanmıştır.